专利名称:抬高的源/漏区处理中加入可去除隔离壁的半导体制造方法
技术领域：
本发明涉及半导体制造领域，并且更具体地，涉及使用抬高的源/漏区处理的半导体制造工艺。
背景技术：
在半导体制造领域中，绝缘体上硅(SOI)技术中硅膜厚度的缩放比例(scaling)必需应用抬高的源/漏区结构。SOI晶片含有位于埋入的电绝缘层例如二氧化硅上方的浅硅区(晶体管结构例如晶体管沟道位于其中)。浅硅层可以很浅，不包含晶体管的源/漏区，不表现出不需要和性能所限制的电流拥挤现象。提供其中形成源/漏区的较厚硅膜，抬高的源/漏区结构可以减轻上述问题。
通常，使用选择性外延工艺制造抬高的源/漏区结构。遗憾的是，形成抬高的源/漏区的外延工艺在工艺顺序中引入了附加的热循环。附加的热循环对于已经引入晶片的杂质的分布具有不需要的影响。在传统工艺中，这些杂质分布可以包括CMOS制造领域中公知的晕圈和延长的杂质分布。通常非常需要晕圈和延长的注入分布的深度最小化，但是外延工艺表现出的附加的热循环成为难以解决的问题。
因此，非常需要给出一种加入抬高的源/漏区工艺、同时解决了所产生的对晶片内部存在的杂质形态的影响问题的半导体制造方法。还想知道实施的解决方法是否是可重复的并且可靠的，以及实施的工艺是否会对其它晶体管结构例如栅电极产生任何负面影响。
通过例子说明本发明，但不限于附图，附图中相似的引用标记表示相似的元件，其中图1是根据本发明的制造工艺的一个实施例的第一选择阶段中半导体晶片的局部截面图，其中形成位于衬底上方的栅电极；图2图示图1的后续工艺，其中形成第一氧化物衬垫；图3图示图2的后续工艺，其中邻接第一氧化物衬垫形成补偿间隔壁；图4图示图3的后续工艺，其中形成第二氧化物衬垫；图5图示图4的后续工艺，其中形成可去除间隔壁；图6图示图5的后续工艺，其中形成抬高的源/漏区；图7图示图6的后续工艺，其中除去可去除间隔壁和第二氧化物衬垫；图8图示图7的后续工艺，其中进行浅注入；图9图示图8的后续工艺，其中在先前存在可去除间隔壁的位置处形成替换氧化物衬垫和替换间隔壁；图10图示图9的后续工艺，其中在抬高的源/漏区中导入源/漏区注入；和图11图示图10的后续工艺，其中硅化栅电极和源/漏区。
熟练技术人员明白附图中的元件是为了简化和清楚示例的目的，并未按尺寸绘制。例如，为了有助于进一步理解本发明的实施例，在附图中可以相对于其它元件而言夸大某些元件的尺寸。
具体实施方式一般说来，本发明包括半导体制造工艺以及所得到的晶体管结构，其中结合抬高的源/漏区工艺使用可去除间隔壁，以提供可靠的抬高的源/漏区工艺顺序。结合可去除间隔壁使用补偿间隔壁有益于防止在抬高的源/漏区形成顺序期间形成不需要的结构，例如栅电极上的“鼠耳(mouse ears)”，同时在形成抬高的源/漏区之后能够导入浅注入。在一个实施方式中，使用氮化硅补偿间隔壁，以避免在抬高的源/漏区外延工艺期间于晶体管栅电极的拐角处形成所谓的“鼠耳”。由于避免形成不需要的结构，本发明的制造工艺利于更可靠以及可再现。
现在看附图，顺序介绍反映根据本发明的一个实施例的制造工艺的选择阶段的半导体晶片的局部截面图。图1中，图示处于根据本发明的制造工艺的第一选择阶段的晶片100。在图示实施例中，晶片100是绝缘体上硅(SOI)晶片，包括位于埋入氧化(BOX)层104上的硅层108。BOX层104可能位于晶片100的硅体区(未示出)上方。硅层108优选是厚度大约700埃的单晶硅，BOX层104优选是氧化硅化合物，例如厚度大约1400埃的二氧化硅。
如图1所示，晶片100包括位于硅层108上方的栅结构。栅结构包括位于硅层108上方的栅介电层112、位于栅介电层112上方的导电栅电极110和位于栅电极110上方的帽盖层114。在一个实施例中，栅介电层112是氧化硅化合物，例如加热形成的二氧化硅，栅电极110是传统的多晶硅栅电极。在另一实施例中，栅介电层112可以包括“高K”介电材料(即，介电常数大于二氧化硅的介电常数的电介质)，例如氧化铪(HfO)，栅电极110可以包括一种或多种金属材料，例如钛、钽及其合金。帽盖层114优选在栅电极110上提供抗反射涂层(ARC)。在某一实施例中，帽盖层114(这里也称作ARC114)是氮化硅膜。
现在参见图2，通过在栅电极110的外表面和硅层108的上表面上形成衬垫介电层120，开始进行根据本发明的抬高的源/漏区工艺。在一个实施例中，衬垫介电层120是通过热氧化多晶硅栅电极110(和硅层108)形成的大约23埃的较薄的氧化硅衬垫。
参见图3，在邻接栅电极110的侧壁的衬垫介电层120的侧壁上形成这里称作补偿间隔壁122的较薄的电介质间隔壁。在一个实施例中，使用CVD反应器在晶片100上沉积氮化硅，然后各向异性蚀刻沉积膜，仅在垂直方向的表面例如衬垫介电层120的侧壁上留下氮化硅，并从水平方向的表面例如硅层108上的衬垫介电层120的上表面出去氮化硅，从而形成补偿间隔壁122。在图示实施例中，补偿间隔壁122接触ARC114，因此有利于用氮化硅包围或围绕栅电极，从而在后续工艺、更具体地在后续的硅形成工艺期间为栅电极提供保护阻挡层。在一个实施例中沉积150埃厚的氮化硅层，并蚀刻形成补偿间隔壁122。
图4中，在补偿间隔壁122的侧壁和(第一)衬垫介电层120的上表面上形成第二衬垫介电层124。(因为衬垫介电层120和124都优选是氧化硅化合物，因此在硅层108上方用单个引用标记124表示该膜)。在一个实施方式中，第二衬垫介电层124是优选厚度为150埃的CVD氧化硅膜。对于第一衬垫介电层120是加热形成的氧化物，第二衬垫介电层是CVD氧化物的实施例，将意识到第一衬垫介电层120在HF溶液中的蚀刻速率显著小于第二介电层124的蚀刻速率。第一衬垫介电层120的较慢的蚀刻速率将确保在后续工艺期间利于保持完整，以保护栅电极并为补偿间隔壁122提供机械支撑。
图5中，在邻接补偿间隔壁122的第二衬垫介电层124的侧壁上形成这里称作可去除间隔壁130的间隔壁。在优选实施例中，可去除间隔壁是通过沉积大约900埃的氮化硅并接着各向异性蚀刻氮化硅形成的氮化硅间隔壁。然后可以快速热退火(例如，1060℃，5秒钟)可去除间隔壁130，以“硬化”所沉积的氮化硅。可去除间隔壁130(结合帽盖层114和补偿间隔壁122)用作限定下方硅晶片108的一部分的掩模，在硅晶片108上形成抬高的源/漏区结构。
如图5所示，硅晶片100有利地加入可去除间隔壁130，其能够在浅注入工艺，例如延长和晕圈注入工艺之前形成抬高的源/漏区，浅注入工艺将受到外延形成抬高的源/漏区所需的高温工艺的负面影响。此外，补偿间隔壁122和ARC114在高温硅形成工艺期间保护栅电极110，从而避免在栅电极的拐角处形成所谓的鼠耳。因此，图5所示的晶片100适用于进行外延或其它高温硅形成工艺，例如抬高的源/漏区形成工艺顺序，而不会危及栅电极结构的物理尺寸。
尽管在浅注入之前形成抬高的源/漏区结构的传统工艺通常直接在与硅栅电极接触的非常薄的氧化物衬垫上形成类似于间隔壁130的氮化物间隔壁，会在外延工艺期间显示出显著的和不需要的在栅电极上形成硅，但是这里描述的本发明通过为栅电极提供更好的保护而实现优异的可重复性和可靠性。当补偿间隔壁122形成为与ARC相接触时，本发明的栅电极110密封在氮化硅包围内部。此外，如下所述，补偿间隔壁122在后续蚀刻工艺期间提供良好的蚀刻终止层，并为浅注入提供所需要的补偿间隔壁。
现在看图6，在硅层108的暴露部分(即，既未被栅电极110又未被可去除间隔壁130覆盖的硅层108部分)上形成抬高的硅层132。形成抬高的源/漏层132的优选实施例包括在高于1000℃的温度下使用硅氯化物源例如SiHCL3外延生长抬高的源/漏层132。一个实施方式中的抬高的源/漏层132的厚度在大约200-300埃的范围内。在外延工艺期间存在可去除间隔壁130避免在间隔壁下方形成外延层。类似地，存在补偿间隔壁122和ARC114避免外延工艺影响栅电极110的形态。在一个实施例中，形成抬高的源/漏层132之后，在抬高的源/漏层132上方热生长氧化物薄层(即，小于25埃)。该薄氧化物层，其后续被剥离，是吸收外延膜上表面处的污染物和瑕疵的牺牲层。
现在看图7，抬高的源/漏区132完成之后，除去可去除间隔壁130和第二衬垫介电层124，但不除去补偿间隔壁122，暴露出接近栅电极110的硅层108的一部分(仅从栅电极110横向位移衬垫120和补偿间隔壁122的整体厚度)。优选通过将晶片100浸入加热到180℃的磷酸溶液除去可去除间隔壁130，并通过浸入HF或其它适合的蚀刻工艺除去第二衬垫介电层124。如果合适控制HF，由于各自在HF中的蚀刻速率不同，在除去CVD第二衬垫介电层124之后，补偿介电层122下方的热形成的第一衬垫介电层120保持完整。
衬垫120、间隔壁122、衬垫124和间隔壁130的氧化物-氮化物-氧化物-氮化物层确保各个膜分别去除，由此有助于除去可去除间隔壁130而不会影响到补偿间隔壁122。存在补偿间隔壁122有助于在除去第二衬垫介电层124期间保护栅电极110的侧壁。对于ARC114和可去除间隔壁130都是氮化硅的实施例，除去可去除间隔壁130也除去了ARC114(如图7所示)。除去间隔壁130和衬垫124，暴露出最接近栅电极110的硅层108的上表面。
现在看图8，进行包括引用数字140表示的晕圈注入和引用数字142表示的延长注入的浅注入。晕圈注入140是导入与导入阱区种类相同的杂质的有角度的注入。延长注入142向每一阱区导入相反类型的杂质。因此，对于NMOS晶体管(P-阱上)，晕圈注入140是例如硼的P-型掺杂剂，而延长注入142是例如磷或砷的N-型掺杂剂。在浅注入期间存在厚度大约为100埃的补偿间隔壁122有利于最优化注入杂质相对于栅电极100和下方的晶体管沟道的分布位置。
现在看图9，浅注入之后，在先前存在可去除间隔壁130和衬垫124的位置处形成第三衬垫介电层134和替换间隔壁136，以覆盖除去可去除间隔壁时暴露出的硅层108部分。在一个实施例中，衬垫134和间隔壁136的形成大致与第二衬垫124和可去除间隔壁130的形成相同。因此，在该实施例中，第三衬垫介电层134是氧化硅层，而替换间隔壁136是氮化硅。
参见图10，进行引用数字140表示的源/漏注入，以向抬高的源/漏区132导入具有较高杂质浓度的源/漏区杂质分布。对于NMOS晶体管，源/漏区注入140是例如砷或磷的N-型掺杂剂，而P-型掺杂剂用于PMOS晶体管。在源/漏区注入140之后可以进行快速热退火工艺，以激活注入的种类。该退火可能的实施例为将晶片100暴露在大约1000℃的温度持续大约5秒钟。
现在看图11，通过在晶片100上沉积可与硅反应的金属例如钴，进行硅晶片100的硅化工艺。然后以半导体晶片制造领域中的技术人员所熟知的方式加热晶片使金属与硅反应(金属位于硅上的位置)形成引用数字150表示的硅化物结构。硅化物150形成在抬高的源/漏区130上方和硅栅电极110上方。在图示实施例中，硅化物150完全延伸穿过抬高的源/漏区132并部分延伸进入下方的硅层108。
所得到的晶体管160包括位于晶体管沟道区162上方的栅电极110。硅化的和抬高的源/漏区与栅电极110横向分离。补偿间隔壁122和替换间隔壁136，都由氮化硅构成，位于栅电极110和抬高的源/漏区132之间。第一衬垫氧化层120位于补偿间隔壁122和栅电极110之间，而第三衬垫氧化层134位于补偿间隔壁122和替换间隔壁136之间。
在上述说明中，参照特定实施例描述了本发明。然而，本领域普通技术人员明白能够不脱离下面权利要求
给出的本发明的范围做各种变形和改变。例如，各个膜的具体厚度和用于外延形成抬高的源/漏区132的源气体可以与这里所说明的不同。另一可选择的例子是替换关于图11所述的用于硅化工艺的不同金属。因此，说明书和附图将作为示例，而非限制性，并且所有变形都被包括在本实施例的范围内。
上面根据特定实施例描述了益处、优点和问题的解决方法。然而，引起任何益处、优点或解决方法产生或更加显著的益处、优点或解决方法并不构成为任一或所有权利要求
的关键的、必需的或核心的特征或要素。这里用到的术语“包括”、“包含”或任一其它变化，意味着覆盖了非排它的内容，例如包括一系列要素的工艺、方法、物品、或装置不仅仅包括这些要素，而且包括没有明确列出的或者这些工艺、方法、物品或装置固有的要素。
权利要求
1.一种半导体制造工艺，包括；在衬底上形成栅电极；邻接栅电极的侧壁形成第一氮化硅间隔壁；邻接补偿间隔壁形成可去除氮化硅间隔壁；在未被栅电极或可去除间隔壁保护的衬底区域上方形成抬高的源/漏区结构；不除去补偿间隔壁，除去可去除间隔壁，暴露出最接近栅电极的衬底；在最接近栅电极的暴露衬底中注入杂质分布；大致在存在可去除间隔壁的位置形成替换间隔壁；和进行源/漏区注入，在抬高的源漏区导入源/漏区杂质分布。
2.权利要求
1的所述工艺，其中形成栅电极包括在多晶硅栅电极上方形成氮化硅帽盖层。
3.权利要求
2的所述工艺，其中第一氮化硅间隔壁与帽盖层相接触，以在氮化硅中包围多晶硅栅电极。
4.权利要求
1的所述工艺，其中第一氮化硅间隔壁由厚度大约为150埃的氮化硅膜形成。
5.权利要求
4的所述工艺，其中可去除氮化硅间隔壁由厚度大约为900埃的氮化硅膜形成。
6.权利要求
1的所述工艺，还包括在第一氮化硅间隔壁和栅电极的侧壁之间形成第一氧化物衬垫，和在第一氮化硅间隔壁和可去除间隔壁之间形成第二氧化物衬垫。
7.权利要求
1的所述工艺，还包括形成可去除间隔壁之后，通过将晶片暴露在温度大约保持在1060℃的环境中持续大约5秒钟来快速热退火晶片。
8.权利要求
1的所述工艺，还包括源/漏区注入之后在晶片上沉积钴并加热晶片，使钴与相接触的硅反应，包括抬高的源/漏区中的硅和栅电极中的硅。
9.权利要求
1的所述工艺，还包括在形成抬高的源/漏区之后且在除去可去除间隔壁之前，在抬高的源/漏区上方加热形成小于25埃的氧化物。
10.一种半导体制造工艺，包括在衬底上形成栅电极；在栅电极的侧壁上形成氧化物衬垫；邻接氧化物衬垫形成氮化硅补偿间隔壁；邻接补偿间隔壁形成氧化硅中间衬垫；邻接中间衬垫形成氮化硅可去除间隔壁；和在衬底上方形成抬高的源/漏区，从栅电极的侧壁横向位移可去除间隔壁。
11.权利要求
10的所述工艺，还包括在栅电极上方形成氮化硅抗反射涂层(ARC)。
12.权利要求
11的所述工艺，其中补偿衬垫与ARC相接触，以在氮化硅中包围栅电极。
13.权利要求
10的所述工艺，还包括形成抬高的源/漏区之后，除去中间氧化物衬垫和可去除间隔壁，暴露出衬底上表面并向暴露的衬底注入晕圈和延长注入物。
14.权利要求
13的所述工艺，还包括进行晕圈和延长注入之后，大致在初始中间氧化物衬垫和可去除间隔壁的位置上形成替换中间氧化物衬垫和替换间隔壁。
15.权利要求
14的所述工艺，还包括形成替换间隔壁之后，进行源/漏区注入，向抬高的源/漏区导入源/漏区杂质分布。
16.一种半导体制造工艺，包括；在衬底上形成栅电极；在氮化硅中包围栅电极；邻接栅电极的侧壁形成可去除间隔壁；在由可去除间隔壁限定的衬底区域上形成抬高的源/漏区；除去可去除间隔壁；大致在可去除间隔壁的位置上形成替换间隔壁；和进行源/漏区注入。
17.权利要求
1的所述工艺，其中包围栅电极包括邻接栅电极的侧壁形成氮化硅补偿间隔壁，其中补偿间隔壁与栅电极上方的氮化硅帽盖层相接触。
18.权利要求
17的所述工艺，还包括在栅电极和补偿间隔壁之间形成第一衬垫氧化物中间层，和在补偿间隔壁和可去除间隔壁之间形成第二衬垫氧化物中间层。
19.权利要求
18的所述工艺，其中可去除间隔壁包括氮化硅，并且其中第一和第二衬垫介电层包括氧化硅化合物。
20.权利要求
16的所述工艺，其中形成抬高的源/漏区包括在至少1000℃的温度下外延形成抬高的源/漏区。
专利摘要
一种半导体制造工艺包括在衬底(108)上形成栅电极(110)。邻接栅电极的侧壁形成第一氮化硅间隔壁(122)，然后邻接补偿间隔壁形成可去除氮化硅间隔壁(130)。然后外延形成有可去除间隔壁(122)的边界限定的抬高的源/漏区结构(132)。然后除去可去除间隔壁(130)，暴露出最接近栅电极(110)的衬底(108)，并在最接近栅电极的暴露衬底中导入浅注入，例如晕圈(140)或延长注入(142)。大致在存在可去除间隔壁(130)的位置形成替换间隔壁(136)，进行源/漏区注入(140)，在抬高的源漏区(132)导入源/漏区杂质分布。栅电极(110)可以包括位于上方的氮化硅帽盖层(144)，第一氮化硅间隔壁(122)可以与帽盖层(144)相接触，以在氮化硅中包围多晶硅栅电极(110)。
文档编号H01L29/78GK1998072SQ200580014349
公开日2007年7月11日 申请日期2005年4月13日
发明者陈健, 罗德·R·莫拉, 马克·A·罗索, 史步保人 申请人:飞思卡尔半导体公司导出引文BiBTeX, EndNote, RefMan