方案中，框250可进一步包含将玻璃的顶表面及底表面中的一或多者图案化以将玻璃穿孔及/或无源组件电隔离，形成到玻璃穿孔及/或无源组件的布线及接点，互连多个玻璃穿孔以形成螺线管型电感器，及其类似者。
[0050]图5E展不在玻璃穿孔侧壁及表面金属化之后的玻璃衬底的横截面不意性说明的实例。图5E中的结构的曝露表面(包含玻璃穿孔132的内表面320、金属层306及308的曝露表面，及钝化层312)经保形地涂布有晶种层314。图5F展示在进行电镀以填充玻璃穿孔之后的玻璃衬底的横截面示意性说明的实例。经电镀的金属316填充玻璃穿孔132(图5E中所展示)，且覆盖保形晶种层314。如上文所描述，可在后续操作中将经电镀的金属316图案化，如图5G中所展示。
[0051]图5G展示包含玻璃穿孔及无源组件的玻璃通孔棒的横截面示意性说明的实例。玻璃通孔棒100包含形成于玻璃衬底300中的玻璃穿孔106及形成于玻璃衬底300的表面上的电容器144。玻璃通孔棒100还包含到电容器144的金属层306及308的经电镀的接点318。在一些实施方案中，玻璃通孔棒100可经配置以在经电镀的区域328处附接到印刷电路板(PCB)或其它有机衬底。在一些实施方案中，玻璃通孔棒100可通过用焊料球焊接而附接到PCB或其它有机衬底。在一些实施方案中，玻璃通孔棒100可通过安置在玻璃穿孔106的尖端上的焊接焊料或可焊金属而附接到PCB或其它有机衬底。
[0052]在一些实施方案中(未图示)，可在保形晶种层314上电镀或以其它方式形成保形金属。玻璃穿孔132的内部可保持未经填充或填充有非导电材料(如上文参看图1C所描述)。并且，在一些其它实施方案中(未图示)，可通过对玻璃穿孔132填充例如铜(Cu)或Ag导电膏等导电膏来形成玻璃穿孔106。根据各种实施方案，可在对玻璃穿孔132填充导电膏之前形成或可不形成例如保形晶种层314等保形导电层。
[0053]在一些实施方案中，可在形成于玻璃通孔棒中的构成或孔中形成集成电容器或其它无源组件。举例来说，如上文参看图2所提及，可通过连接玻璃通孔棒的多个玻璃穿孔来形成螺线管型电感器。图5H展示包含形成于沟槽中的集成电容器的玻璃通孔棒的实例。玻璃通孔棒100包含形成于玻璃衬底300中的玻璃穿孔106及电容器144。玻璃穿孔106包含保形导电膜330。电容器144形成于在玻璃衬底300中形成的沟槽334中且包含金属层306及308及介电层310。可通过如上文所描述的光图案化或激光烧蚀在玻璃衬底300中形成沟槽334且所述沟槽还可被称作盲孔。在一些实施方案中(未图示)，除沟槽之外或代替沟槽，可在玻璃穿孔中形成电容器或其它无源组件。衬底中的沟槽或孔中的无源组件可使用例如PVD、CVD及ALD、电镀工艺及蚀刻工艺等沉积工艺来形成。
[0054]在玻璃衬底的内表面上形成金属-绝缘体-金属(MM)电容器的方法的实例描述于2012年11月27日申请的题为“玻璃上的粘着金属氮化物及相关方法(Adhesive MetalNitride on Glass and Related Methods) ” 的第 13/686，620 号(代理人案号 121715/QUALP157US)美国专利申请案中，所述申请案以引用的方式并入本文中。如本文中所描述，形成MIM电容器可涉及形成充当MIM电容器的电极层的金属氮化物层及/或用于MIM电容器的粘着或扩散阻挡层。举例来说，在一些实施方案中，可在形成于玻璃衬底中的沟槽的玻璃表面上形成粘着金属氮化物层。粘着金属氮化物层可充当用于随后沉积的薄膜的晶种层。在一些实施方案中，可在粘着金属氮化物层之上形成介电层以使得其实质上符合玻璃衬底的沟槽内及表面的一部分之上的粘着金属氮化物层。可在介电层之上形成外部金属氮化物层以使得其实质上符合玻璃衬底的沟槽内及表面的一部分之上的介电层。粘着金属氮化物层、介电层及外部金属氮化物层可形成沟槽中的MIM电容器的部分，其中金属氮化物层充当MM电容器的电极。金属氮化物层的实例包含TiN及氮化钽(TaN)层。在一些实施方案中，可通过ALD形成粘着金属氮化物层、介电层及外部金属氮化物层中的每一者。在一些实施方案中，可在介电层与金属氮化物层中的每一者之间形成例如Cu层等金属层。举例来说，可使用无电极电镀及/或电解电镀技术形成金属层。金属层、粘着金属氮化物层、夕卜部金属氮化物层及介电层可形成沟槽中的MM电容器的部分，其中金属层充当MM电容器的电极。外部金属氮化物层可充当扩散阻挡层以减少金属原子到介电层中的迀移。
[0055]如上文所指示，在一些实施方案中，本文所描述的玻璃通孔棒可为堆叠式封装(PoP)的部分。PoP工艺涉及将多个裸片封装在单独封装中，接着通过堆叠堆叠式封装将所述单独封装封装在一起。可将包含逻辑、存储器、模拟、RF及EMS裸片的两个或两个以上已封装裸片一起封装在PoP中。举例来说，在一些实施方案中，可将逻辑裸片与存储器裸片一起封装。
[0056]PoP包含堆叠在一起的一或多个单独封装的裸片。图6展示包含玻璃通孔棒的PoP的横截面示意性说明的实例。在图及相关联的描述中，参考包含两个封装的PoP，两个封装为底部封装及上部封装。然而，PoP可包含任何数目个堆叠的个别封装的裸片，包含三个或三个以上裸片。
[0057]图6展示包含玻璃通孔棒的PoP的示意性横截面说明的实例。PoP 440包含与上部封装444垂直地集成的底部封装442。PoP 440可经由层级间互连件120进一步安装在电子装置PCB (未加以说明)上。电子装置PCB的实例为用于移动电话的PCB。在图6的实例中，底部封装442可为包含一或多个逻辑裸片的逻辑封装且上部封装444可为包含一或多个存储器裸片的存储器封装。然而，PoP中的封装中的每一者可独立地包含任何适当类型的裸片，其中使用任何适当堆叠布置。在使用逻辑及存储器封装的一些实施方案中，逻辑封装为底部封装，这是因为其通常使用到底层PCB的较高密度连接。
[0058]底部封装442包含模具结构432及底部封装衬底448。模具结构432具有顶表面464a及底表面464b且包含模制化合物454以及嵌入于模制化合物454内的组件；在图6的实例中，这些组件包含底部封装裸片446及玻璃通孔棒100。玻璃通孔棒100中的每一者包含玻璃穿孔106，其延伸穿过玻璃通孔棒100的厚度且提供从模具结构432的顶表面464a到底表面464b的电连接。虽然图6的实例中的模具结构432包含单个裸片，但可根据各种实施方案而包含任意数目个裸片。在一些实施方案中，底部封装裸片446为逻辑裸片，例如，用于智能电话、数码相机或其它电子装置的应用程序处理器。
[0059]底部封装衬底448可为有机衬底，例如聚合衬底或PCB，其可包含导电路径(未图示)及接触垫(未图示)。玻璃穿孔106可通过模具结构432的底表面464b上的电气布线及/或逻辑封装衬底448中或逻辑封装衬底448上的电气布线电连接到底部封装裸片446。底部封装衬底448中或底部封装衬底448上的导电路径及接触垫可提供从底部封装442到层级间互连件120的电连接。玻璃穿孔106可提供到层级间互连件118的电连接，所述层级间互连件118将底部封装442连接到上部封装444。在一些实施方案中，重布层(未图示)可包含在模具结构432的顶表面464a上或附接到顶表面464a以提供到层级间互连件118的电连接。在图6的实例中，底部封装裸片446及玻璃穿孔106通过倒装芯片附接电连接到底部封装衬底448，所述倒装芯片附接又提供到层级间互连件120的电连接。如果存在的话，重分布层可直接形成于模具结构432上，具有到嵌入于模具结构432中的玻璃穿孔106的电连接，或可经由安置在重分布层与模具结构432之间的焊料球或其它电附接电连接到玻璃穿孔106。
[0060]上部封装444包含模具结构482及上部封装衬底488。上部封装衬底488可为有机衬底，例如聚合衬底或PCB。模具结构482包含模制化合物494及嵌入于模制化合物494内的组件；在图6的实例中，这些组件包含上部封装裸片445。举例来说，上部封装裸片445可包含单个存储器裸片或多个存储器裸片的堆叠。在图6的实例中，上部封装裸片445通过倒装芯片附接电连接到上部封装衬底488，所述倒装芯片附接又提供到层级间互连件118的电连接。在一些其它实施方案中，一或多个裸片可线接合或以其它方式连接到上部封装衬底448。
[0061]应注意，层级间互连件118及层级间互连件120的大小、间距及放置以及上部封装裸片445、底部封装裸片446及玻璃穿孔100的倒装芯片附接的大小、间距及放置可在适当时变化。举例来说，将玻璃穿孔棒100连接到底部封装衬底448的焊料球的大小及/或间距可与层级间互连件118相同。
[0062]在一些实施方案中，玻璃通孔棒100可包含如上文参看图4到5H所描述的一或多个集成电容器(未图示)。因为电容器与玻璃通孔棒100集成，所以玻璃通孔棒100及电容器可放置成比在电容器为离散组件的情况下的情形更接近底部封装裸片446，从而减少路径长度及增加效率。除减少路径长度之外，玻璃通孔棒100还可减少底部封装442的占据面积及PoP 440的占据面积。玻璃通孔棒100上的集成电容器可连接到玻璃通孔中的一或多者，或不连接。在其中集成电容器不连接到任何玻璃通孔的实施方案中，玻璃通孔棒100可为可配置的且可在需要时在组装PoP期间或组装PoP之前形成电连接。可配置玻璃通孔棒描述于2012年8月3日申请的题为“无源通孔棒(Passives Via Bar) ”的第13/566，925号(代理人案号113279/QUALP125US)美国专利申请案中，所述申请案以引用的方式并入本文中。在一些其它实施方案中，代替集成在玻璃穿孔棒100上的无源组件或除集成在玻璃穿孔棒100上的无源组件之外，底部封装442还可包含一或多个电容器或其它无源组件。
[0063]在图6的实例中，仅底部封装包含玻璃通孔棒100。然而，根据各种实施方案，PoP中的封装中的任一者可包含玻璃通孔棒。举例来说，上部封装444可包含玻璃通孔棒以连接到堆叠在上部封装444之上的第三封装(未图示)。
[0064]如上文所提及，在一些实施方案中，PoP可包含与已封装逻辑裸片堆叠的已封装存储器裸片。在一些此类实施方案中，集成电容器及/或其它无源组件允许通孔互连件位于比在离散无源组件位于逻辑裸片与通孔互连件之间的情况下的情形更靠近逻辑裸片处。在一些实施方案中，可通过由玻璃通孔棒启用的通孔互连件的增加的密度来减少逻辑封装的占据面积。举例来说，逻辑封装的占据面积可比封装中的玻璃通孔棒所占据的占据面积大了约5%到约20%。举例来说，在一些实施方案中，逻辑封装可具有10毫米或小于10毫米的侧向尺寸。其它类型的封装还可类似地按比例缩小。可通过包含通过倒装芯片附接而不是通过线接合附接到存储器封装衬底的存储器裸片堆叠来减少存储器封装的占据面积。另夕卜，在一些实施方案中，可使用包含硅穿孔(TSV)的堆叠存储器架构来减少存储器封装占据面积。举例来说，PoP可包含宽I/O存储器裸片。
[0065]图7到11展示说明使用玻璃通孔棒进行的PoP工艺的流程图的实例。一旦形成待并入于PoP中的两个或两个以上离散封装，便可将其堆叠以形成PoP。图7及8展示堆叠两个封装的实例，两个封装为底部封装及上部封装。在所述实例中，底部封装包含如上文关于图6所描述的玻璃通孔棒。然而，除底部封装之外或代替底部封装，上部封装可包含玻璃通孔棒。
[0066]首先转向图7，工艺500在框502处开始，在框502处，将包含玻璃通孔棒及底部封装衬底的底部封装安装到电子装置印刷PCB，例如，用于移动电话、平板计算机或计算机的PCB。下文关于图9到11进一步描述形成包含玻璃通孔棒的底部封装。将底部封装安装在电子装置PCB上可涉及定位底部封装以使得其底表面上的层级间互连件(例如，焊料球)与电子装置PCB