Mos晶体管和多晶硅电阻电容的集成结构的制造方法
【技术领域】
[0001] 本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种M0S晶体管和多 晶硅电阻电容的集成结构的制造方法。
【背景技术】
[0002] 如图1所不，是现有M0S晶体管和多晶娃电阻的集成结构不意图；M0S晶体管和 多晶硅电阻集成在同一硅衬底101上，在硅衬底101上形成有浅沟槽场氧102,浅沟槽场氧 102用于隔离出有源区，M0S晶体管能为NM0S晶体管和PM0S晶体管，在图1只示意了一个 M0S晶体管结构，M0S晶体管形成于有源区上方，多晶硅电阻形成在浅沟槽场氧102上方。 M0S晶体管的栅极结构包括依次形成于硅衬底101表面的栅氧化层103、栅极多晶硅104和 金属硅化物105。多晶硅电阻107由形成于浅沟槽场氧102上方的第二层多晶硅组成，现有 技术中第二层多晶硅需要在栅极多晶硅104的沉积工艺外额外再采用一个沉积工艺形成， 并需要采用一层光罩来定义多晶硅电阻107的区域。在M0S晶体管的栅极结构和多晶硅电 阻107的侧面都形成有侧墙108,在M0S晶体管的栅极结构的金属硅化物105顶部形成有接 触孔106,在多晶硅电阻107两端顶部分别形成有一个接触孔106,在接触孔106中填充有 金属实现电连接。
[0003] 如图2所不，是现有M0S晶体管和多晶娃电容的集成结构不意图；M0S晶体管和 多晶娃电容集成在同一娃衬底201上，在娃衬底201上形成有浅沟槽场氧202,浅沟槽场氧 202用于隔离出有源区，M0S晶体管能为NM0S晶体管和PM0S晶体管，在图2只示意了一个 M0S晶体管结构，M0S晶体管形成于有源区上方，多晶硅电容形成在浅沟槽场氧202上方。 M0S晶体管的栅极结构包括依次形成于硅衬底201表面的栅氧化层203、栅极多晶硅204和 第一金属娃化物205。
[0004] 多晶硅电容包括下极板和上极板以及位于上下极板之间的介质层206,下极板由 形成于浅沟槽场氧102上方的栅极多晶娃204和第一金属娃化物205组成，介质层206形 成于下极板上方，上极板由形成在介质层206表面的第二金属娃化物207组成。现有技术 中M0S晶体管的栅极结构和多晶娃电容的栅极多晶娃204和第一金属娃化物205是米用相 同工艺同时形成，但是为了形成多晶硅电容还需要采用额外的工艺步骤来沉积形成介质层 206和第二金属硅化物207,并需要采用额外的一层光罩来定义多晶硅电容区域。
[0005]M0S晶体管的栅极结构和多晶硅电容的侧面都形成有侧墙208。在M0S晶体管的 栅极结构的金属硅化物205顶部形成有接触孔209 ;在多晶硅电容的上极板和下极板的顶 部分别形成有一个接触孔209,为了在下极板上形成接触孔209,上极板的横向尺寸大于上 极板的横向尺寸；在接触孔209中填充有金属实现电连接。
[0006] 图1和图2分别显示了M0S晶体管和多晶硅电阻和多晶硅电容单独集成时的结构 图，可知二个单独集成的结构的形成工艺都分别需要多采用一次多晶硅或金属硅化物的沉 积工艺以及增加一个光罩层来定义多晶硅电阻和多晶硅电容区域。这样如果M0S晶体管需 要同时和多晶硅电阻和多晶硅电容集成的情况下，则需要增加额外的两次沉积以及额外的 两次光刻和刻蚀工艺，这样增加了工艺成本和工艺的复杂性。
【发明内容】
[0007] 本发明所要解决的技术问题是提供一种M0S晶体管和多晶硅电阻电容的集成结 构的制造方法，能降低工艺成本，减少工艺的复杂性。
[0008] 为解决上述技术问题，本发明提供的M0S晶体管和多晶硅电阻电容的集成结构的 制造方法包括如下步骤：
[0009] 步骤一、提供一硅衬底，所述硅衬底上形成有浅沟槽场氧，由所述浅沟槽场氧隔离 出有源区。
[0010] 步骤二、在所述硅衬底表面依次形成栅介质层和第一多晶硅层；在所述第一多晶 硅层表面形成第二介质层。
[0011] 步骤三、从所述硅衬底正面对所述第一多晶硅层进行全片的第一次离子注入，所 述第一次离子注入对所述第一多晶硅层进行掺杂并将所述第一多晶硅层的电阻值调节到 多晶硅电阻所要求的值。
[0012] 步骤四、通过第一次光刻工艺形成的第一光刻胶图形定义出N型离子注入区域位 置，所述N型离子注入区域的光刻胶被去除、N型离子注入区域位置包括NM0S晶体管的N型 栅极多晶硅区域位置，所述第一光刻胶图形将PM0S晶体管、多晶硅电阻和多晶硅电容的区 域位置都覆盖；以所述第一光刻胶图形为掩膜进行第二次N型离子注入工艺并使出所述N 型离子注入区域的所述第一多晶硅层重掺杂；以所述第一光刻胶图形为掩膜进行第一次湿 法刻蚀去除所述N型离子注入区域表面的所述第二介质层；去除所述第一光刻胶图形。
[0013] 通过第二次光刻工艺形成第二光刻胶图形定义出P型离子注入区域位置，所述P型离子注入区域的光刻胶被去除、所述P型离子注入区域位置包括所述PM0S晶体管的P型 栅极多晶硅区域位置，所述第二光刻胶图形将所述NM0S晶体管、所述多晶硅电阻和所述多 晶硅电容的区域位置都覆盖；以所述第二光刻胶图形为掩膜进行第三次P型离子注入工艺 并使出所述P型离子注入区域的所述第一多晶硅层重掺杂；以所述第二光刻胶图形为掩膜 进行第二次湿法刻蚀去除所述P型离子注入区域表面的所述第二介质层，所述第一次湿法 刻蚀和所述第二次湿法刻蚀之后的所述第二介质层仅位于所述多晶硅电阻和所述多晶硅 电容的区域位置的所述第一多晶硅层表面；去除所述第二光刻胶图形。
[0014] 步骤五、在步骤四完成之后的所述硅衬底正面依次沉积金属硅化物层和栅极掩模 层；所述金属硅化物层覆盖在所述第一多晶硅层表面以及所述第二介质层表面。
[0015] 步骤六、通过第三次光刻工艺形成的第三光刻胶图形，所述第三光刻胶图形定义 出所述N型栅极多晶硅、所述P型栅极多晶硅、所述多晶硅电阻和所述多晶硅电容的位置， 其中所述N型栅极多晶硅、所述P型栅极多晶硅区域位置被光刻胶覆盖。
[0016] 所述多晶硅电阻包括电阻本体区域和位于该本体区域两端的电阻电极区域，所述 电阻本体区域被所述第二介质层覆盖，所述第三光刻胶图形的光刻胶分别覆盖两个所述电 阻电极区域并延伸到所述第二介质层上一段距离。
[0017] 所述多晶硅电容包括上极板和下极板，下极板由位于所述多晶硅电容区域的所述 第二介质层正下方的所述第一多晶硅层组成，上极板位于所述下极板正上方的所述金属硅 化物层组成、且所述下极板的横向尺寸大于所述上极板的横向尺寸，在横向上延伸到所述 上极板外侧的所述下极板为下极板电极区域；所述第三光刻胶图形的光刻胶将所述上极板 区域覆盖。
[0018] 所述第三光刻胶图形中所述N型栅极多晶硅、所述P型栅极多晶硅区域位置、两个 所述电阻电极区域及延伸区域和所述上极板区域之外的光刻胶都被去除。
[0019] 步骤七、以所述第三光刻胶图形为掩膜、采用干法刻蚀工艺分别对所述栅极掩模 层、所述金属硅化物层和所述第一多晶硅层进行刻蚀并分别形成所述N型栅极多晶硅、所 述P型栅极多晶硅、所述多晶硅