专利名称：晶体管-晶体管逻辑输入缓冲器的制作方法
技术领域：
本发明涉及高集成度集成半导体存储器件用的一种晶体管-晶体管逻辑(TTL)输入缓冲器，更具体地说，涉及一种能稳定TTL电平数据检测操作的缓冲电路。
周知的TTL输入缓冲电路中有一种通常包括一数据检测电路和一驱动电路，前者用以检测所输入的TTL数据的状态，后者用以驱动来自数据检测电路的输出。
图1示出了该数据检测电路的结构，其中各符号M1-M2、M6、M8和M10表示P沟MOS(金属氧化物半导体)晶体管，M3、M4、M5、M7、M9和M11个个表示N沟MOS晶体管。参看图1，检测电路100包括MOS晶体管M1至M5，驱动电路110包括MOS晶体管M6至M11。此外，MOS晶体管M1和M2串联连接在电源输入端4与第一输出节点2之间，MOS晶体管M3和M5串联连接在第一输出端2与接地焊区5之间，且MOS晶体管M1至M4的各栅极在一起耦合到输入焊区1上。MOS晶体管M6至M11构成普通的反演电路，在该电路中，输出逻辑信号根据第一输出节点2处所收到的中间电压电平提供到第二输出节点3。
再参看图1的电路。第一输出节点2处的电压电平是根据通过供电节点4所加的电源电压Vcc视乎MOS晶体管M1对M4的电阻比确定的。假设电平为TTL以外的全Vcc电平的电压(大约6伏)加到输入焊区1上，于是P沟MOS晶体管M1和M2截止，N沟MOS晶体管M3和M4导通，从而使第一输出节点2的电压电平变为地电平。于是MOS晶体管M6导通，同时MOS晶体管M7截止，从而使第一连接节点N1处于高电平。节点N1处的那个高电平信号依次使MOS晶体管M8截止，使MOS晶体管M9导通，从而使第二连接节点N2处于低电平。同样，在第二输出节点处最供有高逻辑电平的信号。当节点N1处的高电平电压只使MOS晶体管M9导通时，在第二连接节点N2与接地焊区5之间形成电流通路。在此情况下，信号由高电平至低电平的转变产生了大地噪声。于是由于MOS晶体管M3和M4的栅-源电压(Ves)因这种大地噪声而提高，因而第一输出节点2处的电压电平也增高。但事实上，由于MOS晶体管M1和M2处于截止状态，因而尽管出现这些大地噪声，第一输出节点2继续处于低电平。
另一方面，在加到输入焊区1的电压电平处于TTL的高电平(至少2.4伏)时，第一输出节点2的电压电平取决于各MOS晶体管对M1和M2以及M3和M4的电阻比。在普通具有三个极(即漏极、源极和栅极)的MOS晶体管中，当栅极上加有大于阈电压(VT)的电压时，源极与漏极之间就有沟道形成。因此这个沟道可以看成往MOS晶体管M1至M4的各栅极施加输入电压便可以控制的电阻。因而第一输出节点2处的电压电平视乎这个电阻而定。举例说明，输入焊区1上加有TTL高电平电压时，MUS晶体管M3和M4就导通，于是依次在第一输出节点2与接地焊区5之间形成电流通路，并使第一输出节点2处的电位处于低逻辑电平，即地电平。同样，MOS晶体管M10导通，同时MOS晶体管M11因第二连接节点N2处的电压处于低电平而截止时，在第二输出节点3处加有高逻辑电平的电压。这里，当第一连接节点N1的电平从低变高时，由于MOS晶体管M9开始导通，第二连接节点N2与接地焊区5之间形成电流通路，从而使节点N2处的高电平电位流入接地焊区5中，如图2的虚线曲线(2d)所示，图2示出了各种波形，用以说明图1电路的工作情况。这时，由于接地焊区5中产生的大地噪声加入MOS晶体管M4的源极中，MOS晶体管M4的栅-源电压VGS提高。这促使MOS晶体管M4的阈电压VT增加，从而使MOS晶体管M3的栅-源电压VGS升高，而且还促使第一输出节点2处的电位电平增高，如图2的虚线曲线(2a)所示。就是说，TTL高电平电位一加入输入焊区中，如图2的实线(2c)所示，驱动电路110中所产生的象虚线曲线(2d)之类的大地噪声就会流入检测电路100中，从而使第一输出节点2处的电位电平提高，如虚线曲线(2a)所示。这时，若第一输出节点处的电位电平超过MOS晶体管M6和M7的某一断路点电平(2b)，则大地噪声促使输出逻辑电平突然变化。逻辑电平变化的这种不希望有的作用往往是在输入逻辑信号从TTL低电平变为TTL高电平时产生的，在更高的VCC电压电平下更是如此。因此，由于现有技术的TTL输入缓冲器尚未准备好应付这类大地噪声，因而有大地噪声出现时，这些缓冲器几乎不能检测TTL输入信号的逻辑状态，这不可避免地会导致整个线路误操作或检测时间长。
因此本发明的目的是提供一种能稳定检测高集成度的集成半导体器件中输入信号的TTL电平的TTL输入缓冲器。
本发明的另一个目的是提供一种能避免驱动电路所产生的大地噪声流入半导体器件中的TTL输入缓冲器。
为达到上述和其它目的，本发明的一个最佳实施例公开了一种这样的晶体管-晶体管逻辑(TTL)输入缓冲器，该TTL输入缓冲器具有一第一输出节点，一第二输出节点，一接收输入信号的TTL电平的输入焊区，一检测TTL输入电平、连接在输入焊区与第一输出焊区之间的数据检测电路，一驱动数据检测电路的输出逻辑电平、连接在第一和第二输出节点之间的驱动电路和一供电给数据检测电路和驱动电路的电源端;其特征在于，所述输入缓冲器包括至少一个接地-焊区;
一第一接地线装置，可连接在数据检测电路与接地焊区之间，用以给数据检测电路提供地电位;和一第二接地线装置，可连接在驱动电路与接地焊区之间，用以给驱动电路提供地电位。
按照本发明，应用至少两条彼此独立连接的接地线，即可阻止驱动电路所产生的大地噪声流入数据检测电路中。
结合各附图参阅下面的详细说明即可更全面地理解本发明及其许多伴随而来的优点，附图中的各类似标号表示相同或类似的组件。附图中图1示出了现有技术TTL输入缓冲器的电路图;
图2是用以说明图1工作情况的一些波形;
图3示出了本发明TTL输入缓冲器一个最佳实施例的电路图;
图4是用以说明图3工作情况的一些波形;
图5则示出了本发明TTL输入缓冲器另一个实施例的电路图。
参看图3，这是本发明TTL输入缓冲器一个实施例的电路图。图中设有一第一输出节点22，一第二输出节点23，一接收输入信号的TTL电平的输入焊区21，一检测TTL输入电平、连接在输入焊区与第一和第二输出节点之间的数据检测电路200，一驱动数据检测电路200的输出逻辑电平、连接在第一和第二输出节点之间的驱动电路210，以及一将某一电源电压提供给数据检测电路和驱动电路的电源端子24。此外还设有一接地焊区25，一第一接地线26和一第二接地线27。第一接地线26连接在数据检测电路200与接地焊区25之间，以便给数据检测电路提供地电位，第二接地线27则连接在驱动电路210与接地焊区25之间，以便给驱动电路210提供地电位。
检测电路200包括四个经由第一输出节点22串联连接在电源端子24与第一接地线26之间的MOS晶体管M21、M22、M23和M24，四个晶体管的各栅极共同连接到输入焊区21上。检测电路200中还装有MOS晶体管M25，如图3所示，该晶体管的栅极连接到第一输出节点22上。驱动电路210包括MOS晶体管M26至M31，由这些晶体管构成三级反演器并将中间逻辑电平从第一输出节点22驱动到第二输出节点23上。MOS晶体管M21、M22、M26、M28和30是P沟型的，MOS晶体管M23、M24、M25、M27、M29和M31则是n沟型的。
图4示出了用以说明图3线路的工作情况的各种电压输出波形，其中4a表示在第一输出节点22处的波形，4b为MOS晶体管M26和M27的断路点电平，4c为输入焊区21中TTL高电平输入信号的波形，4d为第一接地线26上产生的大地噪声的波形，4e则为第二输出线23处的输出波形。
检测电路200中MOS晶体管M21与M24的电阻比与TTL输入电平的关，第一输出节点22处的电位电平即由该电阻比确定。第一输出节点22处的电位电平通过驱动电路210倒转之后传送到第二输出节点23上。这里检测电路200的接地通路是在驱动电路210和其它辅助器件上独立配置的。就是说，MOS晶体管M24的源极经由第一接地线26连接到接地焊区25上，同时MOS晶体管M27、M29和M31的各源极经由第二接地线27与接地焊区25连接在一起。
假设输入电压电平处于TTL电平以外的全VCC电平，则MOS晶体管M21和M22截止，MOS晶体管M23和M24导通，从而使第一输出节点22的电位电平保持处于地电平。这时阻止了由驱动电路210产生的大地噪声流入数据检测电路200中。
现在进一步更详细地说明图3的线路。若加到输入焊区21上的TTL输入电平低，则MOS晶体管M21和M22导通，MOS晶体管M23和M24截止，从而产生准备加到电源端子24上的VCC功率电平，如图4的波形4a所示。这时由于MOS晶体管M26截止，MOS晶体管M27导通，第一连接节点N21就处于低电位电平。此低电平信号使MOS晶体管M28导通，使MOS晶体管M29截止，从而使第二连接节点N22处于高逻辑电平。于是MOS晶体管M30顺次截止，同时MOS晶体管M31导通，从而使诸如波形4e之类的低逻辑电平信号加到第二输出节点23上。
如果加到输入焊区21的TTL电位电平由低电平转为高电平(即转到图4中的t1)，则虽然加到MOS晶体管M21至M24栅极上的电位电平发生变化，但它仍然处在TTL低电平。因而晶体管M21至M24的逻辑状态确实没有变化，从而第一输出节点22的电位电平也就没有变化，如波形4a所示。可是，在大约t4时刻，如果加到输入焊区21上的TTL电位电平超过TTL高电平，则MOS晶体管M21和M22开始截止，同时MOS晶体管M23和M24开始导通。于是由于第一输出节点22经由第二接地线26连接到接地焊区25形成电流通路，其电位电平开始下降，如波形4a所示。然而若该电位电平没有下降到MOS晶体管M26和M27的断路点电平4b，则MOS晶体管M26和M27不改变它们原来的逻辑状态。因而第二输出节点23处的输出电平仍然保持低电平，如波形4e所示。
TTL输入端一转入逻辑高电平，第一输出节点22的电位应通过第一接地线26流入接地焊区25中。于是第一输出节点22的电位开始转入低电平，如波形4a所示，且它保持现行的逻辑电平不变，直至它达到4b的断路点电平为止。
另一方面，一旦第一输出节点22的电位电平低于断路点电平，MOS晶体管M26就开始导通，MOS晶体管M27开始截止。于是当第一连接节点N21的电位下降到MOS晶体管M28和M29的断路点时，第一连接节点N21的电位开始增加。这时，MOS晶体管M28开始截止，MOS晶体管M29开始导通。于是第二连节点N22的电位增加到MOS晶体管M30和M31的断路点电平时，第二连接节点N22的电位电平下降。这时，第二输出节点的电位电平也开始变化，如波形4e所示。MOS晶体管M29一旦开始随着第一连接节点N21电位电平的增加而导通时，第二接地线27上就开始有大地噪声产生。但由于MOS晶体管M27、M29和M31是分别经由第二接地线27连接到接地焊区25上的，因而接地线上的这个大地噪声不会影响第一输出节点22的电位。不会影响的原因是因为第一输出节点和第二输出节点彼此分开所致。因此驱动电路210中所产生的大地噪声没有加到数据检测电路200上，这样数据检测电路就能正确而精确地检测出输入的TTL电平信号，从而在最后的输出节点处产生稳定的TTL电平输出信号。
图5示出了本发明TTL输入缓冲器另一实施例的电路图。图中，接地焊区25用与第一接地线26连接的第一接地焊区31以及与第二接地线27连接的第二接地焊区32代替。图5实施例的其它线路和结构与图3的完全相同。因此几乎电路的所有工作情况如上面参看图4线路所述的那样是不难理解的。
从以上的说明可知，本发明的TTL输入缓冲器配备有多个(至少两个)分别连接到其中一个数据检测电路、驱动电路和其它可能有的外围电路的接地通路，该诸电路是彼此独立的。因此本发明能阻止任何大地噪声流入数据检测电路的接地通路中，从而防止高集成度的集成半导体器件TTL输入缓冲器中的TTL输入和输出电平产生任何不希望有的变化。此外本发明有这样的优点，即能平稳无误地将TTL输入数据驱入其输出级中。
以上公开了本发明一些最佳实施例全面完整的内容，但在不脱离本发明的精神实质和范围的前提下是可以采用其各种修改方案、另一些结构和等效方案的。因此上述说明和图文说明不应被理解为对本发明在本说明书所附的权利要求书中所规定的发明范围的限制。
权利要求
1.一种晶体管-晶体管逻辑(TTL)输入缓冲器，具有一第一输出节点，一第二输出节点；一接收输入信号的TTL电平的输入焊区；一检测TTL输入电平、连接在输入焊区与第一输出节点之间的数据检测电路；一驱动数据检测电路的输出逻辑电平、连接在第一和第二输出节点之间的驱动电路和一供电给数据检测电路和驱动电路的电源端；其特征在于，所述输入缓冲器包括一接地焊区装置；一第一接地线装置，可连接在数据检测电路与接地焊区装置之间，用以给数据检测电路提供地电位；和一第二接地线装置，可连接在驱动电路与接地焊区之间，用以给驱动电路提供地电位；因此应用至少两条彼此独立连接的接地线即可阻止驱动电路所产生的大地噪声流入数据检测电路中。
2.如权利要求1所述的晶体管-晶体管逻辑(TTL)输入缓冲器，其特征在于，所述接地焊区装置还包括一与所述第一接地线连接的第一接地焊区和一与所述第二接地线连接的第二接地焊区。
全文摘要
一种晶体管-晶体管逻辑(TTL)输入缓冲器，能稳定检测出高集成度集成半导体器件中输入信号的TTL电平，并能防止驱动电路210所产生的大地噪声流入数据检测电路200的现象。该TTL输入缓冲器配备有接地焊区25、第一接地线26和第二接地线27，第一接地线26连接在数据检测电路与接地焊区25之间，以便给数据检测电路提供地电位，第二接地线27连接在驱动电路210与接地焊区25之间，以便给驱动电路提供地电位。按照本发明，用至少两条彼此独立连接的接地线即可阻止驱动电路所产生的大地噪声流入数据检测电路中。
文档编号H03K19/003GK1063588SQ9110863
公开日1992年8月12日 申请日期1991年8月31日 优先权日1991年1月22日
发明者裴明虎, 安棨彪 申请人:三星电子株式会社