专利名称：功率mos晶体管的制造方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种功率MOS晶体管的制造方法。
背景技术：
传统的MOS晶体管，其栅极、源极和漏极在同一水平面上(即水平沟道)， 此种结构在制造时非常方便，但因源极和漏极之间距离太近而无法满足大功率 晶体管的需求，为了满足大功率晶体管的需求，20世纪70年代末出现了具有垂 直沟槽的MOS晶体管即功率MOS晶体管，其不仅继承了水平沟道MOS晶体 管输入阻抗高、驱动电流小等优点，还具有耐压高、工作电流大、输出功率高、 开关速度快等优点。
如今功率MOS器件更多的应用到通讯设备及便携式电子设备上，对于功率 MOS器件可靠性能的要求也进一步提高。在工艺技术上，需要不断缩小原胞的 尺寸，提高原胞集成度。
在现有技术中，常用的深沟槽结构大功率MOS器件结构图，请参见图1， 其所示为现有技术中功率MOS晶体管的剖视图。
如图1所示，所述功率MOS晶体管的4册极沟槽为U型槽，功率MOS晶体 管包括漏极区100，外延层110、栅极沟槽、栅氧化层120、栅极130、反型 衬底140、源极区150，其中外延层110、源极区150以及漏极区100掺杂类型 相同，反型衬底140与漏极区100掺杂类型相反。
请参见图2并结合图l详述其制造方法，主要制造工艺流程包括以下步骤
S210对硅衬底进行重掺杂制成漏极区100;
S220制作与漏极区100掺杂类型相同且轻掺杂的外延层110;
S230在外延层110上通过光刻刻蚀出栅极沟槽；
S240在沟槽中形成栅氧化层120;S250在沟槽中成长多晶硅，通过平坦化或回刻形成4册极130;
S260在外延层上制作与漏极区IOO掺杂类型相反的反型衬底140;
S270在反型衬底上制作与漏极区掺杂类型相同且重掺杂的源极区150。
由于应用了垂直MOS晶体管结构，它的MOS晶体管原胞尺寸相对平面结 构的MOS晶体管原胞尺寸大大减小。所以在相同的芯片面积内可集成更多的 MOS晶体管原胞，因而大大降低了功率损耗。
然而，由于这种深沟槽结构的MOS晶体管的深沟槽底部面积较大，在栅极 和漏极之间存在较大的寄生电容，这大大的降低了器件的频率特性。
发明内容
本发明旨在解决现有技术中，生产出的深沟槽结构的MOS晶体管的深沟槽 底部面积较大，在栅极和漏极之间存在较大的寄生电容，降低了器件的频率特 性的技术问题。
有鉴于此，本发明提供一种功率MOS晶体管的制造方法，包括以下步骤
在硅衬底中形成漏极区及外延层；
在所述外延层中形成沟槽；
依次在所述硅衬底顶表面及所述沟槽中沉积第一及第二氧化层； 去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，在所述沟槽底部形成 较厚的底氧化层；
在所述沟槽中生长栅氧化层；
在所述沟槽中成长多晶硅，通过平坦化或回刻，形成栅极。 进一步的，通过高密度等离子沉积形成所述第二氧化层。 进一步的，去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，具体包括 以下步骤
在所述珪衬底顶表面及所述沟槽中涂覆光刻胶；
刻蚀去除所述硅衬底顶表面的所述光刻胶及第二氧化层；
去除所述沟槽中的所述光刻胶；
刻蚀去除所述硅衬底顶表面的所述第 一氧化层。
利用本发明提供的功率MOS晶体管的制造方法制造出的深沟槽功率MOS晶体管，在沟槽底部的栅氧化层的厚度比沟槽侧壁的栅氧化层厚，由于栅极与
漏极之间的栅氧化层的厚度增大，使功率MOS晶体管的栅极和漏极之间的寄生 电容大大减小，从而改善了其开关速度和频率响应，进而使器件具有良好的频 率特性，且该制造方法步骤简单，便于操作，适用于量产。
图1所示为现有技术中功率MOS晶体管的剖^L图； 图2所示为现有技术中功率MOS晶体管的制造方法流程图； 图3所示为本发明实施例提供的功率MOS晶体管的制造方法流程图； 图4A至图4H所示为发明实施例提供的方法制造的功率MOS晶体管的剖 视图。
具体实施例方式
为使本发明的目的、特征更明显易懂，给出较佳实施例并结合附图，对本 发明作进一步说明。
请参见图3，其所示为本发明实施例提供的功率MOS晶体管的制造方法流程图。
为更加清晰的阐释本制造方法，请结合参见图4A至图4E。 该功率MOS晶体管的制造方法包括以下步骤 S301在硅衬底300中形成漏极区310及外延层320。
如图4A所示，首先提供一硅衬底300,对硅衬底300进行重掺杂制成漏极 区310，并在硅衬底300中制作与漏极区310掺杂类型相同且轻掺杂的外延层 320。这样就在硅衬底300中形成漏极区310及外延层320。
S302在所述外延层320中形成4册^L沟槽330。
如图4B所示，先通过化学气相淀积(CVD )在硅衬底300上形成硬掩模(例 如二氧化硅或氮化硅)，然后利用该掩模进行光刻刻蚀形成栅极沟槽330,之后
去除硬掩模。
S303依次在所述硅衬底300顶表面及所述沟槽330中沉积第一氧化层341 及第二氧化层342。如图4C所示，在本实施例中，通过热氧化工艺在硅衬底300顶表面和栅极 沟槽330的侧壁及底部生长第一氧化层341 ，为了进一步增加栅极沟槽330底部 氧化层的厚度，再通过高密度等离子沉积在硅衬底300的顶表面和栅极沟槽330 的底部形成水平的第二氧化层342。
S304去除所述珪衬底300顶表面及所述栅极沟槽330的侧壁上的氧化层 341， 342,在所述栅极沟槽330的底部形成较厚的底氧化层340。
在本实施例中，为了在栅极沟槽330的底部形成厚的底氧化层340，
如图4D所示，在所述硅衬底300顶表面及所述栅极沟槽330中涂覆光刻胶
350;
如图4E所示，刻蚀去除所述硅衬底300顶表面第二氧化层342及相应的光 刻胶350;
如图4F所示，再去除所述栅极沟槽330中的光刻胶，并刻蚀去除所述硅衬 底300表面的第一氧化层341，从而在栅极沟槽330的底部形成较厚的底氧化层 340。
S305在所述沟槽330中生长对册氧化层360，如图4G所示。 S306在所述沟槽330中成长多晶硅，通过平坦化或回刻，形成栅极370, 如图4H所示。
本发明实施例提供的功率MOS晶体管的制造方法制造出的深沟槽功率 MOS晶体管，在沟槽底部的栅氧化层的厚度比沟槽侧壁的栅氧化层厚，由于栅 极与漏极之间的栅氧化层的厚度增大，使功率MOS晶体管的栅极和漏极之间的 寄生电容大大减小，从而改善了其开关速度和频率响应，进而使器件具有良好 的频率特性，且本方法制造工艺步骤简单，便于操作，适用于量产。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所 属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许 的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种功率MOS晶体管的制造方法，其特征在于，包括以下步骤在硅衬底中形成漏极区及外延层；在所述外延层中形成沟槽；依次在所述硅衬底顶表面及所述沟槽中沉积第一及第二氧化层；去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，在所述沟槽底部形成较厚的底氧化层；在所述沟槽中生长栅氧化层；在所述沟槽中成长多晶硅，通过平坦化或回刻，形成栅极。
2. 根据权利要求1所述的功率MOS晶体管的制造方法，其特征在于，通过 高密度等离子沉积形成所述第二氧化层。
3. 根据权利要求1所述的功率MOS晶体管的制造方法，其特征在于，去除 所述硅村底顶表面及所述沟槽侧壁上的氧化层，具体包括以下步骤在所述珪衬底顶表面及所述沟槽中涂覆光刻胶； 刻蚀去除所述硅衬底顶表面的所述光刻胶及第二氧化层； 去除所述沟槽中的所述光刻胶； 刻蚀去除所述硅衬底顶表面的所述第 一氧化层。
全文摘要
本发明公开了一种功率MOS晶体管的制造方法，包括以下步骤在硅衬底中形成漏极区及外延层；在所述外延层中形成沟槽；依次在所述硅衬底顶表面及所述沟槽中沉积第一及第二氧化层；去除所述硅衬底顶表面及所述沟槽侧壁上的氧化层，在所述沟槽底部形成较厚的底氧化层；在所述沟槽中生长栅氧化层；在所述沟槽中成长多晶硅，通过平坦化或回刻，形成栅极。利用该制造方法制造出的深沟槽功率MOS晶体管，在沟槽底部的栅氧化层的厚度比沟槽侧壁的栅氧化层厚，使功率MOS晶体管的栅极和漏极之间的寄生电容大大减小，从而改善了其开关速度和频率响应，进而使器件具有良好的频率特性，且该方法步骤简单，便于操作，适用于量产。
文档编号H01L21/283GK101567320SQ20091005254
公开日2009年10月28日 申请日期2009年6月4日 优先权日2009年6月4日
发明者克里斯蒂安·皮尔森, 刘宪周 申请人:上海宏力半导体制造有限公司