专利名称：低功耗输入缓冲器的制作方法
技术领域：
本发明涉及一种输入缓冲器，特别涉及一种低功耗输入缓冲器，用于减小所需电流和峰值电流，使半导体芯片稳定工作。
如
图1所示，根据常规技术的输入缓冲器包括第二PMOS晶体管P2，其源与外电压Vcc相连，栅与反相器IN1的输出相连；第一PMOS晶体管P1，其源与第二PMOS晶体管的漏相连，漏与输出端OUT相连，栅与输入端IN相连；第一NMOS晶体管N1，其漏与输出端OUT相连，源与地电压Vss相连，栅与输入端IN相连；接收芯片启动信号CE的反相器IN1；及第二NMOS晶体管P2，其漏与输出端OUT相连，栅与反相器IN1相连，源与地电压Vss相连。
下面结合图1-4说明这样构成的常规输入缓冲器的工作情况。
首先，当芯片启动信号CE为高电位时，反相器IN1的输出值变成低电位，以便使第二PMOS晶体管P2导通，第二NMOS晶体管N2截止。
此时，如图2所示，当输入信号AI为高电位时，第一PMOS晶体管P1截止，第一NMOS晶体管N1导通，以使输出信号AO变为低电位。
相反，当输入信号AI为低电位时，第一PMOS晶体管P1导通，第一NMOS晶体管N1截止，以使输出信号AO变为高电位。
接着，在芯片启动信号为低电位时，反相器IN1的输出值保持高电位，以使第二PMOS晶体管P2截止，第二NMOS晶体管N2导通。因此，不管输入信号AI的电平如何，输出信号AO保持低电位。
如图4所示，当给输入信号AI加约1.5V的逻辑阈值电压时，第一PMOS晶体管P1和第一NMOS晶体管N1皆导通，结果由于过剩工作电流ISS致使功耗增加。
另外，如图3所示，当输入信号AI从高电位变为低电位或反过来时，峰值电流变大，于是产生噪声，影响芯片工作。
因此，本发明的目的是提供一种低功耗输入缓冲器，以降低工作电流消耗来降低功耗，防止由于输入信号变换期间峰值电流增大所致的噪声。
为了实现上述目的，根据本发明的低功耗输入缓冲器包括根据输入和输出信号进行开/关(on/off)操作的开关单元；接收、反相和输出输入信号的缓冲单元；及接收芯片启动信号控制缓冲单元的输出的操作单元。
图1是常规输入缓冲器的示意性框图；图2是表示图1中输入信号和输出信号间随时间变化的关系曲线图；图3是表示图1中峰值工作电流随时间变化的曲线图；图4是表示图1中工作电流随输入信号变化的曲线图；图5是根据本发明第一实施例的低功耗输入缓冲器的输入缓冲器的示意图；图6是表示图5中输入信号和输出信号间随时间变化的关系曲线图；图7是表示图5中峰值工作电流随时间变化的曲线图；图8是表示图5中工作电流随输入信号变化的曲线图；图9是根据本发明第二实施例低功耗输入缓冲器的示意性方框图；图10是表示图9中输入信号和输出信号间随时间变化的关系曲线图；图11是表示图9中峰值工作电流随时间变化的曲线图；图12是表示图9中工作电流随输入信号变化的曲线图。
如图5所示，根据本发明第一实施例的低功耗输入缓冲器包括截断工作电流ISS通路的开关单元10；接收输入信号AI并输出由输入信号AI反相的输出信号AO的缓冲单元20；及接收芯片启动信号CE并控制来自缓冲单元20的输出的操作单元30。
开关单元10包括PMOS晶体管P3，其栅与输入端IN相连，漏与外电压Vcc相连，源与缓冲单元20相连；及NMOS晶体管N3，其栅与输出端OUT相连，源与外电压Vcc相连，漏与缓冲单元20相连。
缓冲单元20包括PMOS晶体管P5，其漏与开关单元10相连，源与输出端OUT相连；PMOS晶体管P4，其栅与输入端IN相连，漏与PMOS晶体管P5的栅相连，源与操作单元30相连；NMOS晶体管N4，其栅与输入端IN相连，源与输出端OUT相连；NMOS晶体管N5，其栅与外电压Vcc相连，源与NMOS晶体管N4相连，漏与操作单元30相连。
操作单元30包括NMOS晶体管N6，其栅与芯片启动信号CE相连，漏与缓冲单元20相连，源与地电压Vss相连；接收芯片启动信号CE的反相器IN2；及NMOS晶体管N7，其栅与反相器IN2相连，漏与输出端OUT相连，源与地电压Vss相连。
下面结合图5-8说明这样构成的根据本发明的低功耗缓冲器的工作情况。
首先，当芯片启动信号CE为高电位时，NMOS晶体管N6导通，NMOS晶体管N7截止。此时，NMOS晶体管N5保持导通。
接着，当芯片启动信号CE为为高电位时，NMOS晶体管N6导通，NMOS晶体管N7截止。此时，NMOS晶体管N5保持导通。
如图6所示，当输入信号为高电位时，PMOS晶体管P4截止，NMOS晶体管N4导通，以使输出信号AO变为低电位。
相反，当输入信号AI为低电位时，PMOS晶体管P3、P4、P5导通，NMOS晶体管N4截止，以使输出信号AO变为高电位。
另外，当芯片启动信号CE为低电位时，NMOS晶体管N6截止，NMOS晶体管N7导通，以使输出信号AO不管输入信号AI的电平如何一直保持低电位。
如图9所示，除开关单元10外，根据本发明第二实施例的低电压输入缓冲器与展示本发明第一实施例的图5所示缓冲器相同，该实施例的开关单元包括PMOS晶体管P6，其栅与操作单元30中反相器IN2的输出相连，源与外电压Vcc相连；PMOS晶体管P3，其栅与输入端IN相连，漏与PMOS晶体管P6的漏相连，源与缓冲单元20相连；NMOS晶体管N3，其栅与输出端OUT相连，源与PMOS晶体管P6的漏相连，漏与缓冲单元20相连。
下面结合图9-12说明根据本发明的输入缓冲器的工作情况。
首先，当芯片启动信号CE为高电位时，NMOS晶体管N6导通，NMOS晶体管N7截止，PMOS晶体管P6导通。
这里，在等待模式期间，当使输入信号AI为高电位，并加上中间信号时，电流可以流过开关单元10中彼此串联的PMOS晶体管P3和NMOS晶体管N3，PMOS晶体管P6用作电流的开关。此时，NMOS晶体管N5保持导通。
如图10所示，当输入信号AI为高电位时，PMOS晶体管P4截止，NMOS晶体管N4导通，以使输出信号AO变为低电位。
相反，当输入信号AI为低电位时，PMOS晶体管P4导通，NMOS晶体管N4截止，以使输出信号AO变为高电位。
接着，当芯片启动信号CE为低电位时，NMOS晶体管N6截止，NMOS晶体管N7导通，PMOS晶体管P6截止，以使输出信号AO不管输入信号AI如何皆保持低电位。
因此，当输出信号AO变为低电位时，NMOS晶体管N3截止，输入信号AI保持高电位，以使PMOS晶体管P3导通，由此截断从外电压Vcc到地电压Vss的电流通路，以减小电流消耗。
然而，当输出信号AO为高电位时，NMOS晶体管N3变导通，因为输入信号AI为低电位，所以PMO晶体管P3变导通。
另外，由于输入信号AI为低电位，NMOS晶体管N4变截止。
而且，NMOS晶体管N5长宽比差异很小，这使其电阻减小，从而减小了电流消耗。
如上所述，及如图6-9所示，由于开关单元10中的电流通路截断，NMOS晶体管N5有较大电阻，所以，与常规技术相比，根据本发明的低功耗缓冲器可以使工作电流ISS极大地减小。
而且，如图8-11所示，在根据本发明的低功耗缓冲器中，由于NMOS晶体管N5永远导通，所以，与常规技术相比，峰值电流极大地减小，从而减小了噪声，实现了稳定工作。
权利要求
1.一种低功耗输入缓冲器，包括根据输入和输出信号进行开/关(on/off)操作的开关单元；接收、反相和输出输入信号的缓冲单元；及接收芯片启动信号以控制缓冲单元的输出的操作单元。
2.根据权利要求1的缓冲器，其特征在于，开关单元包括相互并联的第一PMOS晶体管和第一NMOS晶体管。
3.根据权利要求2的缓冲器，其特征在于，第一NMOS晶体管根据输入信号进行开/关操作，第一PMOS晶体管根据输出信号进行开/关操作。
4.根据权利要求1的缓冲器，其特征在于，缓冲单元包括接收输入信号的第二PMOS晶体管；相互串联于开关单元中的输出端和操作单元之间的第三PMOS晶体管和第一NMOS晶体管。
5.根据权利要求4的缓冲器，其特征在于，第二PMOS晶体管的漏与第三PMOS晶体管的栅相连，第二PMOS晶体管接收输入信号，第二PMOS晶体管和第二NMOS晶体管各自的源共接于操作单元。
6.根据权利要求1的缓冲器，其特征在于，所述输出信号加到第三PMOS晶体管的源和第二NMOS晶体管的漏。
7.根据权利要求4的缓冲器，还包括，在彼此串联于开关单元的输出端和操作单元之间的第三PMOS晶体管和第二NMOS晶体管中，与第二NMOS晶体管串联的第二NMOS晶体管。
8.根据权利要求7的缓冲器，其特征在于，外电压施加在第三NMOS晶体管的输入端，以进行稳定的工作。
9.根据权利要求1的缓冲器，其特征在于，操作单元包括接收芯片启动信号的第四NMOS晶体管，该晶体管接在缓冲单元与地电压之间；接收芯片启动信号的反相器；及接收反相器的输出值的第五NMOS晶体管，该晶体管接在输出信号端和地电压之间。
10.一种低功耗输入缓冲器，包括根据输入和输出信号进行开/关(on/off)操作的开关单元；接收、反相和输出输入信号的缓冲单元；接收芯片启动信号控制缓冲单元的输出的操作单元；及接在外电压和关开装置之间的第四PMOS晶体管，用于接收反相器的输出。
11.根据权利要求10的缓冲器，其特征在于，开关单元包括彼此并联的第一PMOS晶体管和第一NMOS晶体管。
12.根据权利要求11的缓冲器，其特征在于，第一NMOS晶体管根据输入信号进行开/关操作，第一PMOS晶体管根据输出信号进行开/关操作。
13.根据权利要求10的缓冲器，其特征在于，缓冲单元包括接收输入信号的第二PMOS晶体管；彼此串联于开关单元中的输出端和操作单元之间的第三PMOS晶体管和第一NMOS晶体管。
14.根据权利要求13的缓冲器，其特征在于，第二PMOS晶体管的漏与第三PMOS晶体管的栅相连，第二PMOS晶体管接收输入信号，第二PMOS晶体管和第二NMOS晶体管各自的源共接于操作单元。
1 5.根据权利要求10的缓冲器，其特征在于，给第三PMOS晶体管的源和第二NMOS晶体管的漏加输出信号。
16.根据权利要求13的缓冲器，还包括，在彼此串联于开关单元的输出端和操作单元之间的第三PMOS晶体管和第二NMOS晶体管中，与第二NMOS晶体管串联的第二NMOS晶体管。
17.根据权利要求16的缓冲器，其特征在于，外电压施加给第三NMOS晶体管的输入端，以进行稳定的工作。
18.根据权利要求10的缓冲器，其特征在于，操作单元包括接收芯片启动信号的第四NMOS晶体管，该晶体管接在缓冲单元与地电压之间；接收芯片启动信号的反相器；接收反相器的输出的第四PMOS晶体管；接收反相器的输出值的第五NMOS晶体管，该晶体管接在输出信号端和地电压之间。
全文摘要
一种低功耗输入缓冲器其功耗和峰值电流减小,使半导体芯片可以稳定地工作。该缓冲器使用了截断电流通路的开关单元,从而减小了电流消耗,通过使用一直导通的、与外电压相连的晶体管,减小了输入信号变换期间由峰值电流产生的噪声,从而实现了芯片的稳定工作。
文档编号H03K19/0175GK1187073SQ97112489
公开日1998年7月8日 申请日期1997年6月17日 优先权日1997年6月17日
发明者郑德柱 申请人:Lg半导体株式会社