专利名称：可编程输入缓冲器的制作方法
技术领域：
本发明涉及一种可编程输入缓冲器，确切说，涉及一种数字信 号控制的可编程输入缓冲器，属于接口电路的技术领域。
背景技术：
集成电路输入/输出模块一方面接收输入模块的信号，另一方面 要产生能够驱动模块外负载的输出信号。采用传统的CMOS和TTL 等输入/输出模块已不能满足高速信号传输的需求。为了满足越来越 高的信号传输需要，出现了各种新兴的接口标准，如GTL, HSTL， PECL, LVDS等。
在目前的集成电路应用中，比如现场可编程门阵列(FPGA)等 高性能IC中，输入/输出模块结构可设计成根据用户所需的特定I/O 接口标准进行编程，这些I/O接口标准主要包括输出驱动能力，输 入类型等，使同一个输入/输出模块可以在两种以上的I/O接口标准 下正常工作，并随时切换。
可编程输入缓冲器是输入/输出模块结构中的重要模块，通过对 其编程可以精确的选择特定输入接口标准，以实现集成电路与集成 电路，集成电路与板级之间的多种互连与通信要求。通过对其编程 还可以使用户对集成电路配置不同的输入基准电压，以满足不同电 平下的输入要求。
可编程输入缓冲器性能的主要参数有电压/功率增益、输入信 号电平范围、输入信号频率、输入基准电压、输入信号延迟、功耗 和噪声。由于这些参数是相互关联、相互制约的，因此在保证输入 信号标准可编程的基础下，采用何种折衷方案来提高可编程输入缓 冲器的整体性能成了设计的主要难点。综上所述，设计一种既可以 满足多种高速I/O接口协议又具备可编程能力的可编程输入缓冲器 具有重大的意义。
发明内容
本发明的目的是推出一种可编程输入缓冲器。该缓冲器可以在 多种I/O接口协议之间进行编程切换。支持协议多达14种
HSTLI/III/IV， SSTLClass31/11， SSTLClass21/11, CTT， GTL/GTL+， PCD3， PCI66， LVTTL， LVCMOS。该缓冲器可以按照不同I/O协
议标准的不同电气标准及信号频率进行编程输入。
为实现以上目的，本发明采用的技术方案是该输入缓冲器含差 分比较器模块，单端施密特触发器模块和可编程延迟模块，利用2 位数字信号编程实现不同协议标准的通路选择，差分比较器模块对 有基准电压要求的协议进行比较整形，转化为数字信号，单端施密 特触发器模块没有基准电压输入，直接将外部信号整形转化为数字 信号，可编程延迟模块利用4位数字信号控制MOS管开关的通断， 改变接入信号主通路的电容量来实现可编程延迟控制。
现结合附图详细描述本发明的技术方案。
一种可编程输入缓冲器，其特征在于，含差分比较器模块l、单 端施密特触发器模块2和可编程延迟模块3，差分比较器模块l含第一 MOS管Ml、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五 MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九 MOS管M9、第十MOS管M10、第十一MOS管Mll、第十二MOS管M12、 第十三MOS管M13、第十四MOS管M14、第十五MOS管Ml 5和外部端 口第一数字信号输入端CTRL1、第一信号输入端PAD1、第一信号 输出端OUTl和参考电平端Vref，第一MOS管Ml、第二MOS管M2、第 三MOS管M3、第六MOS管M6、第九MOS管M9、第十MOS管M10、第 十三MOS管M13、第十四MOS管M14为NMOS管，第四MOS管M4、第 五MOS管M5、第七MOS管M7、第八MOS管M8、第十一MOS管Mll、 第十二MOS管M12、第十五MOS管M15为PMOS管，单端施密特触发 器模块2含第十六MOS管M16、第十七MOS管M17、第十八MOS管 M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21、 第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、 第二十五MOS管M25、第二十六MOS管M26、第二十七MOS管M27、 第二十八MOS管M28、第二十九MOS管M29和外部端口 第二数字信
号输入端CTRL2、第二信号输入端PAD2、第二信号输出端OUT2，第 十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第二十一 MOS管M21、第二十三MOS管M23、第二十四MOS管M24、第二十七 MOS管M27、第二十八MOS管M28为NMOS管，第十九MOS管M19、 第二十MOS管M20、第二十二MOS管M22、第二十五MOS管M25、第 二十六MOS管M26、第二十九MOS管M29为PMOS管，可编程延迟模 块3含第五反相器14、第六反相器15、第一模拟开关M30、第二模拟 开关M31、第三模拟开关M32、第四模拟开关M33、第一电容C1、第 二电容C2、第三电容C3、第四电容C4和外部端口第三数字控制端 Bitl、第四数字控制端Bit2、第五数字控制端Bit3、第六数字控制端 Bit4、第三信号输入端IN和第三信号输出端OUT3，在差分比较器模 块1中，第一MOS管Ml、第二MOS管M2、第三MOS管M3、第四MOS 管M4、第五MOS管M5组成比较器4，第八MOS管M8、第九MOS管M9 组成第一反相器5，第十二MOS管M12、第十三MOS管M13组成第二 反相器6，第十MOS管M10、第十一MOS管Mll组成第一传输门7，第 十四MOS管M14、第十五MOS管M15组成第二传输门8，第六MOS管 M6、第七MOS管M7组成启动管，第一MOS管Ml的栅极与第六MOS 管M6的漏极连接，第二MOS管M2的栅极与参考电平端Vref连接，第 三MOS管M3的栅极与第一信号输入端PADl连接，第四MOS管M4的栅 极、第五MOS管M5的栅极和第四MOS管M4的漏极连接在一起，第六 MOS管M6的栅极、第十一MOS管Mll的栅极、第十五MOS管M15的栅 极、第八MOS管M8的漏极和第九MOS管M9的漏极连接在一起，第八 MOS管M8的栅极、第九MOS管M9的栅极、第十MOS管M10的栅极、 第十四MOS管M14的栅极与第一数字信号输入端CTRLl连接在一起， 第十二MOS管M12的栅极、第十三MOS管M13的栅极、第三MOS管 M3的漏极和第五MOS管M5的漏极连接在一起，第十二MOS管M12的 漏极、第十三MOS管M13的漏极、第十四MOS管M14的漏极和第十五 MOS管M15的漏极连接在一起，第十MOS管M10的漏极、第十一MOS 管M11的漏极、第二MOS管M2的漏极和第四MOS管M4的漏极连接在 一起，第十四MOS管M14的源极、第十五MOS管M15的源极和第一信 号输出端OUTl连接在一起，第十四MOS管M14的漏极、第十五MOS
管M15的漏极、第十二MOS管M12的漏极和第十三MOS管M13的漏极 连接在一起，第四MOS管M4的源极、第五MOS管M5的源极、第七MOS 管M7的源极、第八MOS管M8的源极和第十二MOS管M12的源极连接 在一起后接电源正端，第一M0S管M1的源极、第六MOS管M6的源极、 第九MOS管M9的源极和第十三MOS管M13的源极连接在一起后接 地，在单端施密特触发器模块2中，第十六MOS管M16、第十七MOS 管M17、第十八MOS管M18、第十九MOS管M19和第二十MOS管M20 组成施密特触发器9，第二十二MOS管M22、第二十三MOS管M23组 成第三反相器10，第二十六MOS管M26、第二十七MOS管M27组成第 四反相器ll，第二十四MOS管M24、第二十五MOS管M25组成第三传 输门12，第二十八MOS管M28、第二十九MOS管M29组成第四传输门 13，第二十一MOS管M21组成启动管，第十六MOS管M16的栅极、第 二十四MOS管M24的源极、第二十五MOS管M25的源极和第二十一 MOS管M21的漏极连接在一起，第十七MOS管M17的栅极、第十九 MOS管M19的栅极、第二十四MOS管M24的漏极、第二十五MOS管 M25的漏极和第二信号输入端PAD2连接在一起，第十八MOS管M18 的栅极与第二十MOS管M20的漏极连接，第二十二MOS管M22的栅 极、第二十三MOS管M23的栅极、第二十四MOS管M24的栅极、第二 十八MOS管M2的栅极和第二数字信号输入端CTRL2连接在一起，第 二十二MOS管M22的漏极、第二十三MOS管M23的漏极、第二十五 MOS管M25的栅极和第二十九MOS管M29的栅极连接在一起，第二十 六MOS管M26的栅极、第二十七MOS管M27的栅极、第十七MOS管 M17的漏极和第十九MOS管M19的漏极连接在一起，第二十六MOS管 M26的漏极、第二十七MOS管M27的漏极、第二十八MOS管M28的漏 极和第二十九MOS管M29的漏极连接在一起，第二十八MOS管M28的 源极、第二十九MOS管M29的源极和第二信号输出端OUT2连接在一 起，第十九MOS管M19的源极、第二十MOS管M20的源极、第二十二 MOS管M22的源极和第二十六MOS管M26的源极连接在一起后接电 源正端，第十六MOS管M16的源极、第二十一MOS管M21的源极、第 二十三MOS管M23的源极和第二十四MOS管M24的源极连接在一起 后接地，在可编程延迟模块3中，第一模拟开关M30的栅极、第二模拟开关M31的栅极、第三模拟开关M32的栅极和第四模拟开关M33的 栅极分别与第三数字控制端Bitl、第四数字控制端Bit2、第五数字控 制端Bit3、第六数字控制端Bit4连接，第一模拟开关M30的漏极、第 二模拟开关M31的漏极、第三模拟开关M32的漏极和第四模拟开关 M33的漏极分别与第一电容C1的一端、第二电容C2的一端、第三电容 C3的一端和第四电容C4的一端相接，第一电容C1的另一端、第二电 容C2的另一端、第三电容C3的另一端和第四电容C4的另一端相接后 接地，第一电容C1的电容量:第二电容C2的电容量第三电容C3的电容 量:第四电容C4的电容量-1:2:4:8，第 一模拟开关M30的源极、第二模 拟开关M31的源极、第三模拟开关M32的源极、第四模拟开关M33的 源极、第五反相器14的输出端和第六反相器15的输入端连接在一起， 第五反相器14的输入端与第三信号输入端IN连接，第六反相器15的输 出端与第三信号输出端0UT3连接，第一信号输出端0UT1、第二信号 输出端OUT2和第三信号输入端IN连接在一起。 与背景技术相比，本发明有以下积极效果
1、 本发明的可编程输入缓冲器的结构简单。
2、 本发明的可编程输入缓冲器支持多种协议输入。在可编程输 入缓冲器的控制信号改变时，根据不同协议标准的基准电压、工作速 度的要求选择不同的输入模块，最多可支持14种JEDEC标准协议。
3、 本发明的可编程输入缓冲器支持信号可编程延迟，通过对延 迟控制信号的编程，可以提供16种不同大小的延迟量。
图1是本发明的可编程输入缓冲器的电路框图。 图2是本发明的可编程输入缓冲器的差分比较器模块1电路图。 图3是本发明的可编程输入缓冲器的单端施密特触发器模块2 电路图。
图4是本发明的可编程输入缓冲器的可编程延迟模块3电路图。
具体实施例方式
现结合附图和实施例详细说明本发明的技术方案和工作原理。所
有的实施例均具有上文述及的可编程输入缓冲器的基本电路结构。 下述的实施例只罗列每个实施例关键的技术数据。 实施例1可编程输入缓冲器之一
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为0;
参考电平端Vref为0.75V;
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足HSTL I协议的信号传输要求。 实施例2可编程输入缓冲器之二
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为0;
参考电平端Vref为0.9V;
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足HSTLIII协议的信号传输要求。 实施例3可编程输入缓冲器之三
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为0;
参考电平端Vref为0.9V;
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足HSTLIV协议的信号传输要求。 实施例4可编程输入缓冲器之四
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为0;
参考电平端Vref为1.25V;
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端
Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足SSTL2 Class I协议的信号传输要求。 实施例5可编程输入缓冲器之五
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为0;
参考电平端Vref为1.25V;
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种 排序。
本实施例能满足SSTL2 Class II协议的信号传输要求。 实施例6可编程输入缓冲器之六
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为0;
参考电平端Vref为1.5V;
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种 排序。
本实施例能满足SSTL3 Class I协议的信号传输要求。 实施例7可编程输入缓冲器之七
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为0;
参考电平端Vref为1.5V;
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种 排序。
本实施例能满足SSTL3 CIassII协议的信号传输要求。 实施例8可编程输入缓冲器之八
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为0;
参考电平端Vref为0.8V;第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足GTL协议的信号传输要求。 实施例9可编程输入缓冲器之九
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为0;
参考电平端Vref为l.OV;
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足GTL+协议的信号传输要求。 实施例10可编程输入缓冲器之十
第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2
为0;
参考电平端Vref为1.5V;
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足CTT协议的信号传输要求。 实施例11可编程输入缓冲器之十一
第一数字信号输入端CTRL1为0，第二数字信号输入端CTRL2 为h
无参考电平。
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足LVCMOS协议的信号传输要求。 实施例12可编程输入缓冲器之十二
第一数字信号输入端CTRL1为0，第二数字信号输入端CTRL2
为1;
无参考电平。
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足LVTTL协议的信号传输要求。 实施例13可编程输入缓冲器之十三
第一数字信号输入端CTRL1为0，第二数字信号输入端CTRL2 为1;
无参考电平。
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种 排序。
本实施例能满足PCI33协议的信号传输要求。 实施例14可编程输入缓冲器之十四
第一数字信号输入端CTRL1为0，第二数字信号输入端CTRL2 为1;
无参考电平。
第三数字控制端Bitl、第四数字控制端Bit2、第五数字控制端 Bit3、第六数字控制端Bit4分别为0或1，组成0000-1111共16种排序。
本实施例能满足PCI66协议的信号传输要求。 工作原理
当第一数字信号输入端CTRL1为1，第二数字信号输入端CTRL2 为O时，选中差分比较器模块l，第一反相器5开启，第一传输门7 开启，第二传输门8开启，第三反相器10关闭，第三传输门12关 闭，第四传输门13关闭，比较器4开始工作，与基准电压Vref进 行比较，输出结果。当第三数字控制端Bitl、第四数字控制端Bit2、 第五数字控制端Bit3、第六数字控制端Bit4从0000-1111变化时， 由于第一电容C1、第二电容C2、第三电容C3、第四电容C4大小 比例为1:2:4:8，可编程延迟模块3可提供16种不同大小的电容，从
而提供16种不同大小的延迟量，完成HSTL I /m/IV, SSTL2 Class 1/11， SSTL3 Class 1/11， GTL/GTL+， CTT协议的传输。
当第一数字信号输入端CTRL1为O，第二数字信号输入端CTRL2 为1时，选中施密特触发器模块2,第一反相器5关闭，第一传输门 7关闭，第二传输门8关闭，第三反相器10开启，第三传输门12 开启，第四传输门13开启，施密特触发器9开始工作，对输入信号 进行整形输出。当第三数字控制端Bitl、第四数字控制端Bit2、第 五数字控制端Bit3、第六数字控制端Bit4从0000-1111变化时，由 于第一电容ci、第二电容C2、第三电容C3、第四电容C4大小比 例为1:2:4:8，可编程延迟模块3可提供16种不同大小的电容，从而 提供16种不同大小的延迟量，完成LVCMOS ,LVTTL,PCI33/66协议 的传输。
权利要求
1、一种可编程输入缓冲器，其特征在于，含差分比较器模块(1)、单端施密特触发器模块(2)和可编程延迟模块(3)，差分比较器模块(1)含第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M 10)、第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)和外部端口第一数字信号输入端(CTRL1)、第一信号输入端(PAD1)、第一信号输出端(OUT1)和参考电平端(Vref)，第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第六MOS管(M6)、第九MOS管(M9)、第十MOS管(M10)、第十三MOS管(M13)、第十四MOS管(M14)为NMOS管，第四MOS管(M4)、第五MOS管(M5)、第七MOS管(M7)、第八MOS管(M8)、第十一MOS管(M11)、第十二MOS管(M12)、第十五MOS管M15为PMOS管，单端施密特触发器模块2含第十六MOS管(M16)、第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)、第二十一MOS管(M21)、第二十二MOS管(M22)、第二十三MOS管(M23)、第二十四MOS管(M24)、第二十五MOS管(M25)、第二十六MOS管(M26)、第二十七MOS管(M27)、第二十八MOS管(M28)、第二十九MOS管(M29)和外部端口第二数字信号输入端(CTRL2)、第二信号输入端(PAD2)、第二信号输出端(OUT2)，第十六MOS管(M16)、第十七MOS管(M17)、第十八MOS管(M18)、第二十一MOS管(M21)、第二十三MOS管(M23)、第二十四MOS管(M24)、第二十七MOS管(M27)、第二十八MOS管(M28)为NMOS管，第十九MOS管(M19)、第二十MOS管(M20)、第二十二MOS管(M22)、第二十五MOS管(M25)、第二十六MOS管(M26)、第二十九MOS管(M29)为PMOS管，可编程延迟模块(3)含第五反相器(14)、第六反相器(15)、第一模拟开关(M30)、第二模拟开关(M31)、第三模拟开关(M32)、第四模拟开关(M33)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)和外部端口第三数字控制端(Bit1)、第四数字控制端(Bit2)、第五数字控制端(Bit3)、第六数字控制端(Bit4)、第三信号输入端(IN)和第三信号输出端(OUT3)，在差分比较器模块(1)中，第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)组成比较器(4)，第八MOS管(M8)、第九MOS管(M9)组成第一反相器(5)，第十二MOS管(M12)、第十三MOS管(M13)组成第二反相器(6)，第十MOS管(M10)、第十一MOS管(M11)组成第一传输门(7)，第十四MOS管(M14)、第十五MOS管(M15)组成第二传输门(8)，第六MOS管(M6)、第七MOS管(M7)组成启动管，第一MOS管(M1)的栅极与第六MOS管(M6)的漏极连接，第二MOS管(M2)的栅极与参考电平端(Vref)连接，第三MOS管(M3)的栅极与第一信号输入端(PAD1)连接，第四MOS管(M4)的栅极、第五MOS管(M5)的栅极和第四MOS管(M4)的漏极连接在一起，第六MOS管(M6)的栅极、第十一MOS管(M11)的栅极、第十五MOS管(M15)的栅极、第八MOS管(M8)的漏极和第九MOS管(M9)的漏极连接在一起，第八MOS管(M8)的栅极、第九MOS管(M9)的栅极、第十MOS管(M10)的栅极、第十四MOS管(M14)的栅极与第一数字信号输入端(CTRL1)连接在一起，第十二MOS管(M12)的栅极、第十三MOS管(M13)的栅极、第三MOS管(M3)的漏极和第五MOS管(M5)的漏极连接在一起，第十二MOS管(M12)的漏极、第十三MOS管(M13)的漏极、第十四MOS管(M14)的漏极和第十五MOS管(M15)的漏极连接在一起，第十MOS管(M10)的漏极、第十一MOS管(M11)的漏极、第二MOS管(M2)的漏极和第四MOS管(M4)的漏极连接在一起，第十四MOS管(M14)的源极、第十五MOS管(M15)的源极和第一信号输出端(OUT1)连接在一起，第十四MOS管(M14)的漏极、第十五MOS管(M15)的漏极、第十二MOS管(M12)的漏极和第十三MOS管(M13)的漏极连接在一起，第四MOS管(M4)的源极、第五MOS管(M5)的源极、第七MOS管(M7)的源极、第八MOS管(M8)的源极和第十二MOS管(M12)的源极连接在一起后接电源正端，第一MOS管(M1)的源极、第六MOS管(M6)的源极、第九MOS管(M9)的源极和第十三MOS管(M13)的源极连接在一起后接地，在单端施密特触发器模块(2)中，第十六MOS管(M16)、第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)和第二十MOS管(M20)组成施密特触发器(9)，第二十二MOS管(M22)、第二十三MOS管(M23)组成第三反相器(10)，第二十六MOS管(M26)、第二十七MOS管(M27)组成第四反相器(11)，第二十四MOS管(M24)、第二十五MOS管(M25)组成第三传输门(12)，第二十八MOS管(M28)、第二十九MOS管(M29)组成第四传输门(13)，第二十一MOS管(M21)组成启动管，第十六MOS管(M16)的栅极、第二十四MOS管(M24)的源极、第二十五MOS管(M25)的源极和第二十一MOS管(M21)的漏极连接在一起，第十七MOS管(M17)的栅极、第十九MOS管(M19)的栅极、第二十四MOS管(M24)的漏极、第二十五MOS管(M25)的漏极和第二信号输入端(PAD2)连接在一起，第十八MOS管(M18)的栅极与第二十MOS管(M20)的漏极连接，第二十二MOS管(M22)的栅极、第二十三MOS管(M23)的栅极、第二十四MOS管(M24)的栅极、第二十八MOS管(M2)的栅极和第二数字信号输入端(CTRL2)连接在一起，第二十二MOS管(M22)的漏极、第二十三MOS管(M23)的漏极、第二十五MOS管(M25)的栅极和第二十九MOS管(M29)的栅极连接在一起，第二十六MOS管(M26)的栅极、第二十七MOS管(M27)的栅极、第十七MOS管(M17)的漏极和第十九MOS管(M19)的漏极连接在一起，第二十六MOS管(M26)的漏极、第二十七MOS管(M27)的漏极、第二十八MOS管(M28)的漏极和第二十九MOS管(M29)的漏极连接在一起，第二十八MOS管(M28)的源极、第二十九MOS管(M29)的源极和第二信号输出端(OUT2)连接在一起，第十九MOS管(M19)的源极、第二十MOS管(M20)的源极、第二十二MOS管(M22)的源极和第二十六MOS管(M26)的源极连接在一起后接电源正端，第十六MOS管(M16)的源极、第二十一MOS管(M21)的源极、第二十三MOS管(M23)的源极和第二十四MOS管(M24)的源极连接在一起后接地，在可编程延迟模块(3)中，第一模拟开关(M30)的栅极、第二模拟开关(M31)的栅极、第三模拟开关(M32)的栅极和第四模拟开关(M33)的栅极分别与第三数字控制端(Bit1)、第四数字控制端(Bit2)、第五数字控制端(Bit3)、第六数字控制端(Bit4)连接，第一模拟开关(M30)的漏极、第二模拟开关(M31)的漏极、第三模拟开关(M32)的漏极和第四模拟开关(M33)的漏极分别与第一电容(C1)的一端、第二电容(C2)的一端、第三电容(C3)的一端和第四电容(C4)的一端相接，第一电容(C1)的另一端、第二电容(C2)的另一端、第三电容(C3)的另一端和第四电容(C4)的另一端相接后接地，第一电容(C1)的电容量∶第二电容(C2)的电容量∶第三电容(C3)的电容量∶第四电容(C4)的电容量＝1∶2∶4∶8，第一模拟开关(M30)的源极、第二模拟开关(M31)的源极、第三模拟开关(M32)的源极、第四模拟开关(M33)的源极、第五反相器(14)的输出端和第六反相器(15)的输入端连接在一起，第五反相器(14)的输入端与第三信号输入端(IN)连接，第六反相器(15)的输出端与第三信号输出端(OUT3)连接，第一信号输出端(OUT1)、第二信号输出端(OUT2)和第三信号输入端(IN)连接在一起。
全文摘要
一种可编程输入缓冲器，属于接口电路的技术领域，含差分比较器模块，单端施密特触发器模块和可编程延迟模块，利用2位数字信号编程实现不同协议标准的通路选择，差分比较器模块对有基准电压要求的协议进行比较整形，转化为数字信号，单端施密特触发器模块没有基准电压输入，直接将外部信号整形转化为数字信号，可编程延迟模块利用4位数字信号控制MOS管开关的通断，改变接入信号主通路的电容量来实现可编程延迟控制，可以在多种I/O接口协议之间进行编程切换，支持协议多达14种HSTLI/III/IV，SSTLClass3I/II，SSTLClass2I/II，CTT，GTL/GTL+，PCI33，PCI66，LVTTL，LVCMOS。
文档编号H03K19/0185GK101355358SQ20081020025
公开日2009年1月28日 申请日期2008年9月23日 优先权日2008年9月23日
发明者琳 刘, 灏 周, 华 杨, 欧阳炜霞, 赖宗声, 赖琳晖, 磊 陈, 陈子晏, 奥 雷, 马和良 申请人:华东师范大学