控制多指型半导体器件参数波动的制造方法
【技术领域】
[0001] 本发明设及一种半导体集成电路制造方法，特别是设及一种控制多指型半导体器 件参数波动的制造方法。
【背景技术】
[0002] 在半导体集成电路中，同一娃衬底上往往需要集成众多半导体器件，即使采用相 同的生长工艺进行生长，位于娃衬底的不同位置上的半导体器件的参数往往有偏差，而采 用相同工艺生长在不同娃衬底上的半导体器件的参数也更加会有偏差。现有工艺中，往往 通过对半导体器件的各渗杂区的生长工艺条件进行严格控制来控制半导体器件的参数波 动，但是，由于生产设备的限制，控制各半导体器件的参数波动往往需要较大成本且有一定 的控制极限，超过该个极限则无法再进一步控制参数波动。
[0003] 现阳T器件为例来说明对参数波动的控制的不易。如图1所示，是JFET器件的 剖面结构图；WN型JFET器件为例，在P型娃衬底（P_Sub)101上形成有P阱（PW)102，P阱 102也能由渗杂相同的P型外延层替代，P阱102的渗杂较浓；在P阱102上形成有采用离 子注入的方法形成的N阱（NW) 103。在N阱103表面源区104a和漏区104b W及栅区105， 源区104a和漏区104b都为N型重渗杂注入区（NP)，栅区105为P型重渗杂注入区（P巧。 导电的沟道区由栅区105和P阱102相夹而形成。该JFET器件为常开器件，栅区105和P 型娃衬底101相连接从背面引出作为器件的栅极，于栅区105两侧形成的源区104a和漏区 104b分别通过正面金属引出源极和漏极。该JFET器件主要使用于音频采集放大等应用场 旦
[0004] 由于JFET器件特殊性，沟道区渗杂由两次反向注入杂质混合叠加（counter dope)而成即P阱102和N阱103叠加形成，沟道区的高度h更是由两次注入和扩散而形 成。而从原理上讲，该J阳T器件的主要参数漏极工作电流（IDS巧和沟道区的杂质浓度成 平方关系，与沟道区的高度h成立方关系。所W制造JFET器件的最大困难就在于指定工艺 范围（spec)内的器件可重复生产性。比如某应用指定IDSS值范围为200 uA~350 uA，但 是在控制较好的生产线经过大量的限定机台等严格控制方法，重复生产也只能做到使IDSS 范围为100 y A~600 y A。使得该JFET器件的生产制造极为困难。
【发明内容】
[0005] 本发明所要解决的技术问题是提供一种控制多指型半导体器件参数波动的制造 方法，能够将多指型半导体器件参数控制在工艺要求范围内，从而能提升产品的可生产性。
[0006] 为解决上述技术问题，本发明提供的控制多指型半导体器件参数波动的制造方法 包括如下步骤：
[0007] 步骤一、提供一娃衬底，在所述娃衬底的器件区形成多个多指型半导体器件，各所 述多指型半导体器件都为由多个半导体器件单元结构组成的多指结构，每个所述半导体器 件单元结构的第一渗杂区和第二渗杂区都为指状结构，同一所述多指型半导体器件的各所 述半导体器件单元结构的第一渗杂区和第二渗杂区交叉排列。
[000引步骤二、对各所述多指型半导体器件的参数进行预估并得到预估值。
[0009] 步骤=、进行正面金属层后，采用金属层光罩对所述正面金属层进行刻蚀形成各 所述多指型半导体器件的电极金属指，各所述多指型半导体器件的电极金属指用于和对应 的所述第一渗杂区和所属第二渗杂区的指状结构相连，各所述多指型半导体器件的电极金 属指的数目根据步骤二中的预估值调整，使形成所述电极金属指后的各所述多指型半导体 器件的参数达到工艺要求值。
[0010] 进一步的改进是，所述多指型半导体器件为JFET器件，步骤一中形成的所述JFET 器件都为由多个JFET单元结构组成的多指结构，每一个JFET单元结构的源区、漏区和栅区 都呈条形的指状结构，所述JFET单元结构的源区对应于所述第一渗杂区，所述JFET单元结 构的漏区对应于所述第二渗杂区；令各所述JFET单元结构的源区为源区指、各所述JFET单 元结构的漏区为漏区指、各所述JFET单元结构的栅区为栅区指，所述栅区指为第一导电类 型渗杂，所述源区指和所述漏区指都为第二导电类型渗杂且位于所述栅区指两侧；同一个 所述JFET器件中各所述源区指和各所述漏区指交替排列，两个相邻的所述源区指和所述 漏区指之间间隔有一个所述栅区指，由两个相邻的所述源区指和所述漏区指和之间的所述 栅区指组成一个所述JFET单元结构；每一个所述JFET器件的源区指数等于漏区指数。
[0011] 进一步的改进是，步骤二中采用如下分步骤实现对各所述多指型半导体器件的参 数进行预估：
[0012] 步骤21、在划片槽区形成和各所述JFET器件对应的第一重渗杂区和第二重渗杂 区，所述第一重渗杂区和所述第二重渗杂区的渗杂类型和各所述源区指W及各所述漏区指 的渗杂类型相同，各所述第一重渗杂区和对应的所述JFET器件的各源区指都相连，各所述 第二重渗杂区和对应的所述JFET器件的各漏区指都相连。
[0013] 步骤22、在所述娃衬底上形成层间膜后，进行接触孔刻蚀将各所述J阳T器件对应 的所述第一重渗杂区和所述第二重渗杂区顶部的层间膜打开。
[0014] 步骤23、通过对各所述JFET器件的所述第一重渗杂区和所述第二重渗杂区进行 扎娃测试得到各所述JFET器件的预估值。
[0015] 进一步的改进是，步骤23中扎娃测试得到为各所述J阳T器件的漏极工作电流的 预估值。
[0016] 进一步的改进是，步骤=中形成的所述电极金属指包括源极金属指和漏极金属 指，各所述JFET器件的源极金属指引出对应的源区指、漏极金属指引出对应的漏区指；各 所述JFET器件的源极金属指和漏极金属指的数目根据步骤23中测得的漏极工作电流预估 值确定，当步骤23中测得的漏极工作电流大于工艺要求的最大值时，通过减少对应的所述 JFET器件的源极金属指和漏极金属指的数目来使所述JFET器件的漏极工作电流减少到工 艺要求的最大值W下。
[0017] 进一步的改进是，不同所述JFET器件的源区指数都相同。
[0018] 进一步的改进是，步骤一中在所述器件区形成多个JFET器件包括如下分步骤：
[0019] 步骤11、在所述娃衬底上形成第一导电类型阱；
[0020] 步骤12、在所述第一导电类型阱表面形成第二导电类型阱；
[0021] 步骤13、在所述第二导电类型阱的选定区域中形成各所述JFET器件的源区指、漏 区指和栅区指，对于各所述JFET器件的每一个JFET单元结构，所述栅区指和所述第一导电 类型阱所夹区域的所述第二导电类型阱组成沟道区。
[0022] 进一步的改进是，通过提高步骤12中所形成的所述第二导电类型阱的渗杂浓度 提高各所述JFET器件的漏极工作电流，使得步骤23测试得到的各所述JFET器件的漏极工 作电流都大于等于工艺要求的最低值要求。
[0023] 进一步的改进是，各所述JFET器件为N型JFET器件，第一导电类型为P型，第二 导电类型为N型；或者，各所述JFET器件为P型JFET器件，第一导电类型为N型，第二导电 类型为P型。
[0024] 本发明方法通过在多指型半导体器件的渗杂区形成之后，对多指型半导体器件的 参数值进行预估，之后在根据预估值来调整多指型半导体器件的电极金属指的数目，利用 多指型半导体器件的电极金属指的数目不同多指型半导体器件的参数也会不同的特性，使 形成电极金属指后的各多指型半导体器件的参数达到工艺要求值，由于对多指型半导体器 件的电极金属指的数目仅需采用光罩工艺定义即可，非常精确，不存在多指型半导体器件 的各渗杂区的形成工艺受注入、退火激活、扩散等诸多因数影响而造成的参数容易漂移的 问题，所W本发明能够非常精确的补偿多指型半导体器件制造过程中产生的各种参数漂 移，实现对多指型半导体器件参数波动的良好控制，且本发明的成本低，控制方便且精确， 大大提升了产品的可生产性。
【附图说明】
[0025] 下面结合附图和【具体实施方式】对本发明作进一步详细的说明：
[0026] 图1是JFET器件的剖面结构图；
[0027] 图2是本发明实施例方法流程图；
[002引图3是本发明实施例方法所采用的多指结构的JFET器件结构示意图。
【具体实施方式】
[0029] 如图2所示，是本发明实施例方法流程图；本发明实施例的多指型半导体器件W N型JFET为例进行说明，本发明实施例控制多指型半导体器件参数波动的制造方法包括如 下步骤：
[0030] 步骤一、如图3所示，是本发明实施例方法所采用的多指结构的JFET器件结构示 意图提供一娃衬底101，所述娃衬底101分为划片槽和器件区，在所述器件区形成多个JFET 器件，每一个所述JFET器件都为由多个JFET单元结构组成的多指结构，每一个JFET单元 结构的源区、漏区和栅区都呈条形的指状结构；令各所述JFET单元结构的源区为源区指1、 各所述JFET单元结构的漏区为漏区指2、各所述JFET单元结构的栅区为栅区指3,所述栅 区指3为P型渗杂，所述源区指1和所述漏区指2都为N型渗杂且位于所述栅区指3两侧； 同一个所述JFET器件中各所述源区指1和各所述漏区指2交替排列，两个相邻的所述源区 指1和所述漏区指2之间间隔有一个所述栅区指3,由两个相邻的所述源区指1和所述漏区 指2和之间的所述栅区指3组成一个所述JFET单元结构；每一个所述JFET器件的源区指 数等于漏区指2数，不同所述JFET器件的源区指数都相同。
[003U 如图1所示，是JFET器件的剖面结构图，W N型JFET器件为例说明如下；在所述 器件区形成多个JFET器件包括如