基于偶极子阵列的低剖面电路模拟吸收体的制作方法
【技术领域】
[0001] 本发明涉及一种用于电磁兼容和雷达吸收材料的电磁波吸收电路，特别是一种基 于偶极子的低剖面电路模拟吸收体。
【背景技术】
[0002] 电子设备在电磁环境中的安全性研究，最早源于军用设备的电磁信息防泄漏的研 究，称为TEMPEST技术（电磁信息泄露防护技术)。随着民用电子信息产品的广泛应用和快 速的更新换代，电子设备的电磁环境安全性也受到关注。与TEMPEST技术不同的是，民用电 子信息产品主要考虑的不只是自身的信息泄露问题，而是外部的电磁场是否会影响自身设 备的正常工作，以及自身散发的电磁波是否会影响其它电子信息产品的正常工作。另外，随 着现代侦察与探测技术水平的不断提高，对雷达吸波材料的性能也提出了更高的要求。
[0003] 电磁波吸收体的使用是实现屏蔽电磁波不干扰其它设备以及不被其它设备干扰 的一种有效手段。根据其作用机理不同，吸收体的研究主要分为两大类：一种是对新型材料 的研究，例如吸收剂，吸波材料等复合材料的设计以及超材料的运用，其中超材料的运用通 常可以实现剖面很低的吸收体，但是其带宽非常窄；另外一种就是基于电路理论的设计，例 如金属网，Salisbury屏，Jaumann吸收体以及复阻抗电路模拟吸收体。目前，对电路模拟吸 收体的研究着重于对电阻性材料的研究，通过设计不同形状和不同阻抗值的电阻膜，来实 现对入射电磁波的吸收。对于此类吸收体，如果希望在更宽的带宽内获得比较理想的吸收 性能，则采取的主要手段是增加吸收层的层数，但是，这不仅会增加制作的成本，还会使得 吸收体的体积和重量增加。
[0004] 因此，现有技术的实现方法比较复杂，而且很难同时实现既具有宽的工作带宽又 具有低剖面特性的微波吸收体。
【发明内容】
[0005] 本发明所解决的技术问题在于提供一种基于偶极子的低剖面电路模拟吸收体，它 不仅能有效降低原基于四分之一波长的电路模拟吸收体的厚度，还可以有效展宽吸收体的 工作带宽。
[0006] 实现本发明目的的技术解决方案为：一种基于偶极子阵列的低剖面电路模拟吸收 体，包括若干吸收体单元，上述吸收体单元以方形栅格形式二维周期排布，构成阵列，每个 吸收体单元均包括偶极子、薄膜贴片电阻、上层介质基板、方型金属贴片、下层介质基板、金 属板、第一金属化通孔、第二金属化通孔；
[0007] 下层介质基板的底部设置金属板，下层介质基板上表面中部设置方型金属贴片， 下层介质基板开有第一金属化通孔、第二金属化通孔，该两个金属化通孔位于方型金属贴 片的两侧，下层介质基板的上方设置上层介质基板，上层介质基板的上表面中部设置偶极 子，偶极子的中部设置薄膜贴片电阻，偶极子的延伸方向与两个金属化通孔圆心连线相平 行。
[0008] 上层介质基板与下层介质基板的介电常数％均为2. 2~10. 2;双层介质基板 的总厚度为
【主权项】
1. 一种低剖面电路模拟吸收体，其特征在于，包括若干吸收体单元，上述吸收体单元以 方形栅格形式二维周期排布，构成阵列，每个吸收体单元均包括偶极子[1]、薄膜贴片电阻 [2]、上层介质基板[3]、方型金属贴片[4]、下层介质基板[5]、金属板[6]、第一金属化通孔 [7]、第二金属化通孔[8]; 下层介质基板[5]的底部设置金属板[6]，下层介质基板[5]上表面中部设置方型金属 贴片[4]，下层介质基板[5]上开有第一金属化通孔[7]、第二金属化通孔[8]，该两个金属 化通孔位于方型金属贴片[4]的两侧，下层介质基板[5]的上方设置上层介质基板[3]，上 层介质基板[3]的上表面中部设置偶极子[1]，偶极子[1]的中部设置薄膜贴片电阻[2]， 偶极子[1]的延伸方向与两个金属化通孔圆心连线相平行。
2. 根据权利要求1所述的低剖面电路模拟吸收体，其特征在于，上层介质基板[3]与下 层介质基板[5]的介电常数％均为2. 2~10. 2;双层介质基板的总厚度为λο/7/f，其中 λ (I为在自由空间的波长，其中下层介质基板[5]的厚度为0· 5mm~1mm。
3. 根据权利要求2所述的低剖面电路模拟吸收体，其特征在于，上层介质基板[3]与下 层介质基板[5]的介质材料相同。
4. 根据权利要求1或2所述的低剖面电路模拟吸收体，其特征在于，方型金属贴片[4] 的边长为NXX〇/2/(^(a +1)/2 )，其中N为[0· 75, 0· 80]，λ ^为在自由空间的波长，ε ^为介 电常数，两个金属化通孔的直径均为〇. 5_。
5. 根据权利要求1或2所述的低剖面电路模拟吸收体，其特征在于，偶极子[1]的宽度 为其长度的三十分之一，为λ〇/2/(备r+l)/2 )。
6. 根据权利要求1或2所述的低剖面电路模拟吸收体，其特征在于，薄膜贴片电阻[2] 的阻值大于偶极子[1]的输入阻抗值。
7. 根据权利要求1或2所述的低剖面电路模拟吸收体，其特征在于，相邻两个吸收体单 元之间的宽度为1 .〇5 X λ〇/2/( +1) /2 )，λ。为在自由空间的波长，L为介电常数。
【专利摘要】本发明公开了一种新型的低剖面电路模拟吸收体，采用可以有效降低基于偶极子阵列电路模拟吸收体厚度的方法–感性接地面法，不仅可以有效降低吸收体的厚度，还可以展宽原结构的工作带宽。该方法以经典传输线理论为基础，通过在中心加载偶极子阵列电路与接地面之间引入短路贴片阵列，实现普通接地面向感性接地面的转化，从而有效降低电路模拟吸收体的厚度；另外，感性接地面与表面电路的电抗成分之间的耦合作用，还可以用来展宽吸收体的工作带宽。该技术主要是通过短路贴片阵列来实现，结构简单，采用普通的PCB板工艺，加工容易，并且成本和重量都相对较小，因而可以大规模地应用在电路模拟吸收体的设计当中。
【IPC分类】H05K9-00, H01Q17-00
【公开号】CN104733868
【申请号】CN201310713526
【发明人】车文荃, 常玉梅, 周雍, 熊瑛, 韩叶
【申请人】南京理工大学
【公开日】2015年6月24日
【申请日】2013年12月20日