专利名称：电涌吸收电路的制作方法
技术领域：
本发明涉及一种改善了高频特性的电涌吸收电路。
背景技术：
由于IC、LSI等半导体装置因高压静电受到破坏，特性降低等，作为静电对策使用压敏电阻等电涌吸收元件。由于以压敏电阻为主的电涌吸收元件具有寄生电容成分和等价串联感应成分，若用于处理高速信号电路会使信号变差。
图1表示的是一例适用压敏电阻的电涌吸收电路。图1所示的电涌吸收电路100，有输出输入端子101、通用端子102、压敏电阻103。即使小振幅的输入信号输入到输入输出端子101，压敏电阻103还是保持高电阻，对输入信号没有影响。另一方面，若高压电涌输入到输出输入端子101，该高压电涌通过压敏电阻103会跑到通用端子102。其结果，若将图1所示的电涌吸收电路100连接到半导体装置的输入输出端子，半导体装置在高压电涌下得到保护。
图2表示的是压敏电阻的等价电路。如图2所示，压敏电阻可以用在一个端子和另一个端子之间并联设置的可变电阻元件104和寄生电容105等价表示。由于可变电阻104的电阻值，通常较大，在施加了高压电涌时变小，所以压敏电阻可使半导体装置在高压电涌下得到保护。但是，由于存在寄生电容105，附加在处理高速信号的半导体装置的输入输出侧的压敏电阻，成为高速信号劣化的原因。
图3表示的是用图2所示的等价电路表示的电涌吸收电路的S参数S11和S21的计算结果。在图3中，表示寄生电容105的值Cz，分别为1pF、3pF、5pF时的S参数S11与S21。寄生电容105的值Cz为5pF时，当信号的频率超过数100MHz时S21开始劣化，信号不能传达。另外S11也变大，反射特性劣化。即使寄生电容105的值Cz为1pF，当信号的频率超过1GHz时形成相同结果。由于寄生电容和控制电压·最大能量(Max.energy)为权衡关系，因此，存在对高速信号用途特性好的电涌吸收元件却不能适用的问题。
图4表示已有的电涌吸收电路TDR(时域反射Time DomainReflection)的试验结果。在图4中，表示寄生电容的值Cz，分别为1pF、3pF、5pF时的TDR。上升时间及下降时间为200ps，并且，对于信号振幅为1Vo-p的脉冲信号的输入阻抗Zi，寄生电容的值为5pF时，相对稳定状态的100Ω，劣化至40Ω左右。即使寄生电容值为1pF。输入阻抗劣化至80Ω。
这样，为了使电涌吸收电路适用于处理高速信号的电路，若不减少寄生电容成分，就不能避免高速信号上升特性和延迟特性的劣化。而在其一方面，若减少电涌吸收元件的寄生电容成分，电涌吸收元件的控制电压上升，最大能量降低。
已经有提案关于减轻寄生电容成分影响的电涌吸收电路。例如，通过使感应元件与电涌吸收元件组合，可以实现电涌吸收电路的阻抗匹配(整合)。图5是表示使两个压敏电阻与感应元件组合的现有电涌吸收电路的一个实例的图。在图5所示电涌吸收电路110中，在输入端子111与输出端子112之间串联连接两个感应元件114和115，在串联电路的中点和通用端子113之间连接有压敏电阻116。
图6是表示使两个感应元件与两个压敏电阻组合的现有电涌吸收电路的一个实例的图。在图6所示电涌吸收电路120中，在输入输出端子121与通用端子122之间，具有压敏电阻124和感应元件125的并联电路，与压敏电阻123串联连接。该电涌吸收电路，例如，在日本专利公开特开2001-60838号公报中所公开的。
但是，即使是图5所示电路，也不能实现充分的特性。图5所示电路的输入阻抗Zin，用下式(1)表示。压敏电阻115及116，用图2所示的等价电路表示，对于小振幅的高速信号以图2的寄生电容105近似。
Zin=2LzCz-ω2Lz2...(1)]]>
式(1)的输入阻抗Zin，在满足下式(2-1)及下式(2-2)时，为下式(3)所示的值。另外，Z0为插入电涌吸收电路的信号线的特性阻抗。
2LzCz>>ω2Lz2...(2-1)]]>Z0＞＞ωLz...(2-2)Zin=2LzCz...(3)]]>因此，电感Lz，若使用为下式(4)所示值的感应元件，可以使输入阻抗与信号线的特性阻抗匹配。
Lz=Z02Cz2...(4)]]>但是，由于具有式(2-1)及式(2-2)的条件，在高频率时还是不能使输入阻抗与特性阻抗匹配。所以，还是需要减小压敏电阻的寄生电容。
即使是图6所示电路，由于是由压敏电阻123的寄生电容和感应元件125构成带通滤波器，所以难以使整个宽带域达到阻抗匹配。因此，不能实现对高速信号的充分特性。
另外，图1、图5和图6所示电涌吸收电路，是在一侧信号线接地的所谓不平衡信号线中吸收电涌的电路，不能适用于传送差动信号的差动信号线。
发明内容
本发明的目的是提供一种即使是对于差动输入的高速差动信号也具有优异阻抗匹配的电涌吸收电路。
本发明的电涌吸收电路，利用感应元件消除电涌吸收元件的寄生电容成分的影响。
具体的是，本发明的电涌吸收电路，具有与外部连接的一对输入端子和一对输出端子；还具有连接所述一对输入端子中的一个和所述一对输出端子中的一个的第一感应元件，连接所述一对输入端子中的另一个和所述一对输出端子中的另一个的第二感应元件，连接所述一对输入端子中的一个和所述一对输出端子中的另一个的第一电涌吸收元件，连接所述一对输入端子中的另一个和所述一对输出端子中的一个的第二电涌吸收元件。
即，本发明的电涌吸收电路，具有一对输入端子；一对输出端子；连接一对输入端子中的一个及一对输出端子中的一个的第一感应元件；连接一对输入端子中的另一个和一对输出端子中的另一个的第二感应元件；具有第一电涌吸收元件，串联在一对输入端子中的一个与一对输出端子中的另一个之间的第一电涌吸收部；和具有第二电涌吸收元件，串联连接在一对输入端子中的另一个与一对输出端子中的一个之间的第二电涌吸收部。
在本发明的电涌吸收电路中，由于使电涌吸收元件在输入端子与输出端子之间交叉连接，可以对电涌吸收元件的寄生电容成分适当地设定感应元件的值，所以在差动信号的情况下，可以消除寄生电容成分的影响实现在整个宽带域上平坦的频率特性。
所以，本发明提供了一种在从高压静电下保护半导体装置等的同时，即使对高速差动信号也具有优异阻抗匹配的电涌吸收电路。
本发明的电涌吸收电路，在电涌吸收元件上还串联有电阻元件和感应元件，可以消除感应元件的等价并联电阻成分或寄生电容成分的影响。
具体的是，本发明的电涌吸收电路，具有与外部连接的一对输入端子及一对输出端子；还具有连接所述一对输入端子中的一个和所述一对输出端子中的一个连接的第一感应元件；连接所述一对输入端子中的另一个及所述一对输出端子中的另一个的第二感应元件；串联连接所述一对输入端子中的一个和所述一对输出端子中的另一个的第一电涌吸收元件和第一电阻元件，串联连接的第一电涌吸收元件和第三感应元件，或串联连接的第一电涌吸收元件、第一电阻元件和第三感应元件；串联连接所述一对输入端子中的另一个和所述一对输出端子中的一个的第二电涌吸收元件和第二电阻元件，串联连接的第二电涌吸收元件和第四感应元件，或串联连接的第二电涌吸收元件、第二电阻元件和第四感应元件。
即，在本发明的电涌吸收电路中，第一电涌吸收部，还可以具有与第一电涌吸收元件串联连接的电阻元件和/或感应元件。另外，在本发明的电涌吸收电路中，第二电涌吸收部还可以具有与第二电涌吸收元件串联连接的电阻元件和/或感应元件。
通过使电阻元件或感应元件与电涌吸收元件串联连接，可在差动信号的情况下消除感应元件的等价并联阻抗成分或等价并联电容成分的影响，实现在整个宽带域上平坦的频率特性。
在本发明的电涌吸收电路中，还可以在第一感应元件和/或第二感应元件上并联电阻元件或电容元件。
具体是，使第三电阻元件或第一电容元件，或者是并联连接的第三电阻元件和第一电容元件并联连接在所述第一感应元件上，且使第四电阻元件或第二电容元件，或者是并联连接的第四电阻元件和第二电容元件并联连接在所述第二感应元件上。
即，本发明的电涌吸收电路，还可以具有与第一感应元件并联连接的电阻元件和/或电容元件。另外，本发明的电涌吸收电路，还可以有与第二感应元件并联连接的电阻元件和/或电容元件。
通过使电阻元件或电容元件与感应元件并联连接，在差动信号的情况下可以消除电涌吸收元件的等价串联电阻成分或等价串联感应成分的影响，实现在整个宽带域上平坦的频率特性。
在上述本发明的电涌吸收电路中，也可以在连接输入端子和输出端子的两个感应元件之间使其电感耦合，以使对于同相信号输入其磁束相互增强。
具体是，在上述本发明的电涌吸收电路中，也可以使上述第一感应元件和上述第二感应元件电感耦合形成电感耦合，以使对于进入上述一对输入端子的同相信号输入，其磁束相互加强。
通过电感耦合，可以除去共态噪声，并且可在差动信号的情况下，实现在整个宽带域上平坦的频率特性。
图1是表示压敏电阻适用于电涌吸收电路的现有技术的实例的图。
图2是表示压敏电阻的等价电路的图。
图3是说明现有的电涌吸收电路的S参数的图。
图4是表示现有的电涌吸收电路的TDR试验结果的图。
图5是表示使两个感应元件与压敏电阻组合的现有技术的电涌吸收电路的实例的图。
图6是表示使感应元件与两个压敏电阻组合的现有技术的电涌吸收电路的实例的图。
图7是表示本发明实施方式的电涌吸收电路的电路构成的图。
图8是表示使电涌吸收电路作为积层型部件来实现的积层电涌吸收部件的各层的展开的实例的图。
图9是表示积层电涌吸收部件的外形的图。
图10是表示电涌试验器的电路的图。
图11是表示对施加在由积层电涌吸收部件和负载电阻组成的负荷电路上的电压进行测定的结果的图。
图12是表示TDR试验系统的结构的图。
图13是表示本发明的电涌吸收电路的TDR试验结果的图。
图14是表示S参数试验系统的结构的图。
图15是表示本发明的电涌吸收电路的S参数试验结果的图。
图16是表示本发明的实施方式的电涌吸收电路的电路结构的图。
图17是表示电涌吸收元件的等价电路的图。
图18是表示使电涌吸收电路作为积层型部件来实现的积层电涌吸收部件的各层的展开的实例的图。
图19是表示本发明的实施方式的电涌吸收电路的电路结构的图。
图20是表示感应元件的等价电路的图。
图21是表示本发明的实施方式的电涌吸收电路的电路结构的图。
图22是表示本发明的实施方式的电涌吸收电路的电路结构的图。
图23是表示使电涌吸收电路作为积层型部件来实现的积层电涌吸收部件的各层的展开的实例的图。
图24是表示本发明的电涌吸收电路的S参数试验结果的图。
具体实施例方式
下面将参照附图对本发明的实施方式进行说明。以下说明的实施方式是本发明的结构的例子，本发明不限定于以下的实施方式。
在下面的实施方式中，作为电涌吸收元件以压敏电阻为代表例进行说明，当然将压敏电阻换作其他的电涌吸收元件也起着同样动作、作用。
第一实施方式图7表示本发明的实施方式的电涌吸收电路的电路结构。图7所示电涌吸收电路10，具有差动输入端子中的一个输入端子11，差动输入端子中的另一个输入端子12，差动输出端子中的一个输出端子13，差动输出端子中的另一个输出端子14，第一电涌吸收元件21，第二电涌吸收元件22，第一感应元件25，第二感应元件26。
如图7所示，电涌吸收电路10，具有与外部连接的一对输入端子11和12和一对输出端子13和14。第一感应元件25连接在输入端子11和输出端子13之间，第二感应元件26连接在输入端子12和输出端子14之间。第一电涌吸收元件21连接在输入端子11和输出端子14之间，第二电涌吸收元件22连接在输入端子12和输出端子13之间。
在第一电涌吸收元件21或第二电涌吸收元件22中，可以使用利用了ZnO等金属氧化物的压敏电阻，利用了Si等半导体的PN结型元件，利用了钼的电涌吸收元件，利用了电极间放电的间隙式放电元件等。
这里，使一对输入端子11和12与一对输出端子13和14相区别，但是也可以交换输入侧和输出侧。第一感应元件25及第二感应元件26的感应系数(电感)为Lz。
图7的电涌吸收电路10的差动输入阻抗Zdin，用下述(5)式表示。这里，第一电涌吸收元件21和第二电涌吸收元件22，用图2所示等价电路表示，对于小振幅的高速差动信号以图2的电容Cz的寄生电容105近似。
Zdin=LzCz...(5)]]>如(5)式所示，电涌吸收电路10的差动输入阻抗Zdin不依赖频率而为一定。若满足下述(6)式，电涌吸收电路10的差动输入阻抗Zdin，则与插入该电涌吸收电路的信号线的差动特性阻抗Zd0匹配。
Lz=Zd02Cz...(6)]]>因此，本实施方式的电涌吸收电路，可在高压的静电下保护半导体装置等，并且即使对高速差动信号也可成为具有优异阻抗匹配的电涌吸收电路。
下面，对以积层电涌吸收部件来实现图7所说明的电涌吸收电路的实例进行说明。
图8是以积层型电涌吸收部件来实现图7说明的电涌吸收电路的积层电涌吸收部件对各层展开的实例。如图8所示，积层电涌吸收部件10A，具有差动输入端子中的一个输入端子11，差动输入端子中另一个输入端子12，差动输出端子中一个输出端子13，差动输出端子中另一个输出端子14，第一电涌吸收元件图案21a和21b，第二电涌吸收元件图案22a和22b，第一电感元件图案25a，第二电感元件图案26a，和平面形状的绝缘层41a、41b、41c、41d、41e及41f。
图9表示图8说明的积层电涌吸收部件的外形。如图9所示，积层电涌吸收部件10A，还包括连接有一对输入端子中的一个输入端子11的第一输入电极16，连接有一对输入端子中另一个输入端子12的第二输入电极17，连接有一对输出端子中的一个输出端子13的第一输出电极18，和连接有一对输出端子中的另一个输出端子14的第二输出电极19。在第一输入电极16上，连接有第一电涌吸收元件图案21b和第一电感元件图案25a；在第二输入电极17上，连接有第二感应元件图案26a和第二电涌吸收元件图案22a；在第一输出电极18上，连接有第一感应元件图案25a及第二电涌吸收元件图案22b；在第二输出电极19上，连接有第一电涌吸收元件图案21a及第二感应元件图案26a。这里，使第一输入电极16和第二输入电极17与第一输出电极18和第二输出电极19相区别，但是也可以互换输入侧和输出侧。
下面对构成积层电涌吸收部件的各绝缘层的结构及材料进行说明。绝缘层41a、41b、41c、41d、41e及41f，可在与表面的电路之间使用绝缘性高的材料，例如，玻璃环氧树脂、氟树脂、陶瓷等感应体材料。另外，形成有第一电涌吸收元件图案21b的绝缘层41e和形成有第二电涌吸收元件图案22b的绝缘层41b，也可以是例如以ZnO为主要成分的半导体陶瓷材料。形成于绝缘层的表面的各元件图案可以利用金、白金、银、铜、铅及它们的合金等的导体，用印刷技术或蚀刻技术制作。
在绝缘层41a的表面，形成有第二电涌吸收元件图案22a，输入端子12与设置在积层电涌吸收部件10A的表面的第二输入电极17连接。在绝缘层41b的表面，形成有第二电涌吸收元件图案22b，输出端子13与设置在积层电涌吸收部件10A的表面的第一输出电极18连接。在绝缘层41c的表面，形成有第一感应元件图案25a和第二感应元件图案26a，一对输入端子11和12以及一对输出端子13和14与分别设置在积层电涌吸收部件10A的表面的第一输入电极16和第二输入电极17以及第一输出电极18和第二输出电极19连接。绝缘层41d的表面，形成有第一电涌吸收元件图案21a，输出端子14与设置在积层电涌吸收部件10A的表面的第二输出电极19连接。绝缘层41e的表面形成有第一电涌吸收元件图案21b，输出端子11与设置在积层电涌吸收部件10A的表面的第一输入电极16连接。绝缘层41f防止内部元件图案与外部接触。
即，在积层电涌吸收部件10A中，绝缘层41a、41b、41c、41d、41e、41f按规定方向顺次层积。由这些绝缘层构成的一对表面，在沿着上述规定方向的一对表面的一方，设有输入电极16和17。输入电极16和17在上述规定方向上延伸。一对表面中的另一方，设有输出电极18和19，并在上述规定方向上延伸。
在绝缘层41e的一个主面上设有第一电涌吸收元件图案21b，在绝缘层41d的一个主面上设有第一电涌吸收元件图案21a。第一电涌吸收元件图案21b的一端11(一个输入端子)，沿着绝缘层41e的边缘与输入电极16连接。第一电涌吸收元件图案21a的一端14(另一个输出端子)，沿着绝缘层41d的边缘与输出电极19连接。第一电涌吸收元件图案21a的一部分和第一电涌吸收元件图案21b的一部分，通过绝缘层41e相互相向，由此，构成第一电涌吸收元件21。
第一感应元件图案25a和第二感应元件图案26a，在绝缘层41c的一个主面上，分别构成第一感应元件25和第二感应元件26。第一感应元件图案25a的一端11和另一端13，分别与输入电极16和输出电极18连接。第二感应元件图案26a的一端12和另一端14，分别与输入电极17和输出电极19连接。
在绝缘层41b的一个主面上设有第二电涌吸收元件图案22b，在绝缘层41a的一个主面上设有第二电涌吸收元件图案22a。第二电涌吸收元件图案22a的一端12(另一个输入端子)，沿着绝缘层41a的边缘与输入电极17连接。第二电涌吸收元件图案22b的一端13(一个输出端子)，沿着绝缘层41b的边缘与输出电极18连接。第二电涌吸收元件图案22a的一部分和第二电涌吸收元件图案22b的一部分，通过绝缘层41b相互相向，由此，构成第二电涌吸收元件22。
在该例中，第一感应元件图案25a及第二感应元件图案26a由单层形成，但也可以由多层形成。若由多层形成，可以实现大的感应系数。
通过将图8所示的多个层按顺序层积压紧后，烧结为一体，制得图9所示的积层体。在积层体的表面，形成第一输入电极16，第二输入电极17，第一输出电极18和第二输出电极19。作为电极材料，可以使用金、白金、银、铜、铅及它们的合金等导体。
如此完成的积层电涌吸收部件10A，由于感应元件、电涌吸收元件形成为一体，所以可以实现小型并减小寄生电容。另外，由于为上述电涌吸收电路的电路结构，所以可在高压静电下使半导体装置等得到保护，同时即使对于高速差动信号也可以成为具有优异阻抗匹配的积层电涌吸收部件。
进行了上述积层电涌吸收部件10A的电涌试验。此时的电涌试验器的电路如图10所示。图10所示电路，有直流电压源61、开关62、电容元件63、电阻64、开关65、输出端子66和67。
将图9所示的积层电涌吸收部件的一个输入电极16连接到图10所示的电涌试验器的输出端子66上。此时，设定积层电涌吸收部件的另一个输入电极17为开放状态，将电涌试验器的输出端子67接地。另外积层电涌吸收部件的输出电极18、19分别用例如50Ω的电阻作为终端。直流电压源61供给2kV的电压，电容元件63的电容为150pF，电阻64的电阻值为330Ω。
首先，开关65维持开放状态，关闭开关62从直流电压源61对电容元件63充电。然后，开放开关62，关闭开关65充入电容元件63的电荷通过电阻64输入到积层电涌吸收部件的输入电极16。测定此时的积层电涌吸收部件的输出电极18和19之间的电压。测定的结果如图11所示。图11中横轴表示时间(ns)，纵轴表示放电电压(V)，通过积层电涌吸收部件的有无比较放电电压。从图11可知，通过附加本实施方式的积层电涌吸收部件，可以充分吸收电涌。所以，如果将积层电涌吸收部件连接到半导体装置的例如输入端子间，可使因电涌产生的电位差而导致的半导体装置的破坏防患于未然。
进行了上述积层电涌吸收部件的TDR试验。此时的TDR试验系统的构成如图12所示。图12所示的试验系统，具有作为测定对象积层电涌吸收部件50，脉冲发生器51a及51b，阻抗匹配用的电阻52a、52b、52c和52d，同轴线路53a、53b、53c和53d。
将图9所示的积层电涌吸收部件的各电极，如图12的作为测定对象积层电涌吸收部件对4个端子进行连接。同轴线路53a、53b、53c和53d为50欧姆，阻抗匹配用的电阻52a、52b、52c和52d分别为50Ω。
TDR试验结果表示在图13中。图13中横轴表示时间(ns)，纵轴表示输入阻抗(欧姆)。从图13可知，本实施方式的积层电涌吸收部件保持输入阻抗一定。
进行了上述积层电涌吸收部件的S参数试验。此时的S参数试验系统的构成如图14所示。图14所示的试验系统，具有作为测定对象积层电涌吸收部件50，振荡器54，阻抗匹配用的电阻55a、55b，不平衡-平衡变换用的变压器56a，平衡-不平衡变换用的变压器56b。
将图9所示的积层电涌吸收部件的各电极如图14的作为测定对象积层电涌吸收部件对4个端子进行连接。阻抗匹配用的电阻55a、55b分别为100Ω。
S参数试验结果表示在图15中，图15中横轴表示频率(MHz)，纵轴表示衰减量(dB)。从图15可知，本实施方式的积层电涌吸收部件在能够同时满足透过特性(S21)和反射特性(S11)的值上保持一定。
所以，具有本实施方式的电涌吸收电路的结构的积层电涌吸收部件，既可保持高性能的电涌吸收特性，对小型并且高速差动信号也可具有优异的阻抗匹配。
第二实施方式本发明的实施方式的电涌吸收电路的电路结构如图16所示。图16所示的电涌吸收电路20，具有差动输入中的一个输入端子11，差动输入中的另一个输入端子12，差动输出中的一个端子13，差动输出端子的另一个输出端子14，第一电涌吸收元件21，第二电涌吸收元件22，第一电感元件25，第二电感元件26，第三电阻元件35，第四电阻元件36，第一电容元件37，和第二电容元件38。
图16所示的电涌吸收电路20，在电涌吸收电路10中，在输入端子11和输出端子13之间追加并联连接的第三电阻元件35和第一电容元件37，在输入端子12和输出端子14之间追加并联连接的第四电阻元件36及第二电容元件38构成。
这里，使输入端子11和12与输出端子13和14相区别，但是也可以交换输入侧和输出侧。第一电涌吸收元件21和第二电涌吸收元件22的寄生电容分别为Cz，第一感应元件25和第二感应元件26的感应系数(电感)分别为Lz，第三电阻元件35和第四电阻元件36的电阻Rs，第一电容元件37和第二电容元件38的电容为Cs。
图16所示的第一电涌吸收元件21和第二电涌吸收元件22，可以用图17所示的等价电路表示。图17所示的等价电路，有可变电阻104，寄生电容105，等价串联感应成分106，和等价串联电阻成分107。寄生电容105的电容为Cz，等价串联感应成分106的电感为Lf，等价串联电阻成分107的电阻为Rf，通过满足下式(7)～(9)，可以使电涌吸收电路20的差动输入阻抗，与插入该电涌吸收电路的信号线的差动特性阻抗Zd0匹配。
Lz=Zd02Cz...(7)]]>Cs=LfZd02...(8)]]>Rs=Zd02Rf...(9)]]>在第一电涌吸收元件及第二电涌吸收元件中，在等价串联感应成分小到可以忽略的程度时，从图16所示的电涌吸收电路20，省略第一电容元件37和第二电容元件38，可用第三电阻元件35和第四电阻元件36消除第一电涌吸收元件21和第二电涌吸收元件22的等价串联电阻成分的影响。在第一电涌吸收元件及第二电涌吸收元件中，在等价串联电阻成分小到可以忽略的程度时，从图16所示的电涌吸收电路20，省略第三电阻元件35及第四电阻元件36，可用第一电容元件37和第二电容元件38消除第一电涌吸收元件21和第二电涌吸收元件22的等价串联感应成分的影响。
在第一电感元件25和第二电感元件26具有等价并联电阻成分和等价并联电容成分时，也可以利用它们消除第一电涌吸收元件21和第二电涌吸收元件22的等价串联电阻成分和等价串联电感成分的影响。另外，也可以用第一电感元件25的等价并联电阻成分与第三电阻元件35的并联和，和第一电感元件25的等价并联电容成分与第一电容元件37的并联和，以及第二电感元件26的等价并联电阻成分与第四电阻元件36的并联和，和第二电感元件26等价并联电容成分和第二电容元件38的并联和，来消除第一电涌吸收元件21和第二电涌吸收元件22的等价串联电阻成分和等价串联电感成分的影响。
因此，本实施方式的电涌吸收电路，在电涌吸收元件中即使有等价串联电感成分和等价串联电阻成分，也可以使半导体装置等在高压静电下得到保护，同时对高速差动信号也可以具有更加优异的阻抗匹配的吸收电路。
下面，对以积层电涌吸收部件来实现图16说明的电涌吸收电路的实例进行说明。
图18为以积层型电涌吸收部件来实现图16说明的电涌吸收电路积层电涌吸收部件，对每层展开例的实例。图18所示的积层电涌吸收部件20，具有差动输入端子中的一个输入端子11，差动输入中的另一个输入端子12，差动输出中的一个端子13，差动输出端子的另一个输出端子14，第一电涌吸收元件图案21a和21b，第二电涌吸收元件图案22a和22b，第一电感元件图案25a，第二电感元件图案26a，第三电阻元件图案35a，第四电阻元件图案36a，第一电容元件图案37a和37b，第二电容元件图案38a和38b，平面形状的绝缘层42a、42b、42c、42d、42e及42f。
图18所示的积层电涌吸收部件20A，在图18说明的积层电涌吸收部件10A中，增加了第三电阻元件图案35a，第四电阻元件图案36a，第一电容元件图案37a和37b，第二电容元件图案38a和38b。构成图18所示的积层电涌吸收元件20A的各绝缘层的构造及材料，与图8所示的积层电涌吸收部件10A相同。
图18所示的积层电涌吸收部件20A的外形，与图9所示的相同。在第一输入电极16上连接有输入端子11，在第二输入电极17上连接有输入端子12，在第一输出电极18上连接有输出端子13，在第二输出电极19上连接有输出端子14。
即，积层电涌吸收部件20A中，在设有第二电涌吸收元件图案22a的绝缘层42a的一个主面上，设有第三电阻元件图案35a和第二电容元件图案38a。第三电阻元件图案35a，其一端11和另一端13分别连接在输入电极16及输出电极18上，构成第三电阻元件35。另外，在设有第二电涌吸收元件图案22b的绝缘层42b的一个主面上，设有第二电容元件图案38b。第二电容元件图案38a和38b，通过绝缘层42b相互相向，由此构成第二电容元件38。
在设有第一电涌吸收元件图案21a的绝缘层42d的一个主面上，设有第一电容元件图案37a。另外，在设有第一电涌吸收元件图案21b的绝缘层42e的一个主面上，设有第四电阻元件36a和第一电容元件37b。第四电阻元件图案36a，其一端12和另一端14分别连接在输入电极17和输出电极19上，构成第四电阻元件36。第一电容元件图案37a和37b，通过绝缘层42e相互相向，由此构成第一电容元件37。
这里，使第一输入电极16和第二输入电极17与第一输出电极18和第二输出电极19相区别，但也可以互换输入侧和输出侧。
如此完成的积层电涌吸收部件，由于电感元件和电涌吸收元件形成为一体，因此可以实现小型并减小寄生电容。另外，由于上述电涌吸收电路的电路结构，既可以使半导体装置等在高压静电下得到保护，对高速差动信号也可以成为具有更加优异的阻抗匹配的积层电涌吸收部件。另外，电涌试验结果也和第一实施方式的积层电涌吸收部件同样良好。
第三实施方式本发明的实施方式的电涌吸收电路的电路结构如图19所示。图19所示的电涌吸收电路30，具有差动输入端子中的一个输入端子11，差动输入端子中的另一个输入端子12，差动输出端子中的一个输出端子13，差动输出端子中的另一个输出端子14，第一电涌吸收元件21，第二电涌吸收元件22，第一感应元件25，第二感应元件26，第一电阻元件31，第二电阻元件32，第三感应元件33，第四感应元件34。在电涌吸收电路30中，第一电涌吸收元件21、第一电阻元件31和第三感应元件33串联连接，构成第一电涌吸收部。另外，第二电涌吸收元件22、第二电阻元件32和第四感应元件34串联连接，构成第二电涌吸收部。
图19所示的电涌吸收电路，在第一实施方式的图7所示的电涌吸收电路中，在输入端子11与输出端子14之间加入第一电涌吸收元件21，第一电阻元件31和第三感应元件33串联连接，在输入端子12与输出端子13之间加入第二电涌吸收元件22，第二电阻元件32及第四感应元件34串联连接结构。
这里，使输入端子11和12与输出端子13和14相区别，但是也可以交换输入侧和输出侧。第一电涌吸收元件21和第二电涌吸收元件22的寄生电容分别为Cz，第一感应元件25及第二感应元件26的感应系数(电感)分别为Lz，第一电阻元件31及第二电阻元件32的电阻Rp，第三电感元件33及第四电感元件34的电感为Lp。
图19所示的第一感应元件25和第二感应元件26，可以用图20所示的等价电路表示。图20所示的等价电路，具有电感元件115，等价并联电容成分108，等价并联电阻成分109。电感元件115的阻抗为Lz，等价并联电容成分108的电容为Ce，等价并联电阻成分109的电阻为Re，通过满足下式(10)～(12)，可以使电涌吸收电路30的差动输入阻抗，与插入该电涌吸收电路的信号线的差动特性阻抗Zd0匹配。
Lz=Zd02Cz...(10)]]>Lp=Zd02Ce...(11)]]>Rp=Zd02Re...(12)]]>在第一电感元件25或第二电感元件26中，在等价并联感应成分小到可以忽略的程度时，从电涌吸收电路30省略第三感应元件33和第四感应元件34，可用第一电阻元件31和第二电阻元件32消除第一感应元件25和第二感应元件26的等价并联电阻成分的影响。第一电感元件25或第二电感元件26中，在与等价并联电阻成分相比等价并联电容成分小到可以忽略的程度时，从电涌吸收电路30中省略第一电阻元件31和第二电阻元件32，可用第三电感元件33和第四电感元件34消除第一电感元件25或第二电感元件26的等价并联电容成分的影响。
在第一电涌吸收元件21和第二电涌吸收元件22具有等价串联电阻成分和等价串联感应成分时，也可以利用它们消除第一电感元件25和第二电感元件26的等价并联电容成分和等价并联电容成分的影响。另外，也可以用第一电涌吸收元件21的等价串联电阻成分与第一电阻元件31的串联和，和第一电涌吸收元件21的等价串联感应成分与第三电感元件33的串联和，以及第二电涌吸收元件22的等价串联电阻成分与第二电阻元件32的串联和，和第二电涌吸收元件22的等价串联电感成分和第四电感元件34的串联和，来消除第一电感元件25或第二电感元件26的等价并联电阻成分和等价并联电容成分的影响。
因此，本实施方式的电涌吸收电路，即使在电感元件中有等价并联电容成分和等价并联电阻成分，也可以使半导体装置等在高压静电下得到保护，同时对高速差动信号也可以成为具有更加优异的阻抗匹配的吸收电路。
图19所说明的电涌吸收电路，可与第一实施方式相同实现其作为积层电涌吸收部件。以图19为基础的积层电涌吸收部件，由于电感元件和电涌吸收元件形成为一体，可以实现小型并减小寄生电容。另外，由于电路结构为上述电涌吸收电路，所以既可以使半导体装置等在高压静电下得到保护，对高速差动信号也可以成为使具有更加优异的阻抗匹配的积层电涌吸收部件。另外，电涌试验结果也和第一实施方式的积层电涌吸收部件同样良好。
第四实施方式本发明的实施方式的电涌吸收电路的电路结构如图21所示。图21所示的电涌吸收电路40，具有差动输入端子中的一个输入端子11，差动输入端子中的另一个输入端子12，差动输出端子中的一个输出端子13，差动输出端子中的另一个输出端子14，第一电涌吸收元件21，第二电涌吸收元件22，第一感应元件25，第二感应元件26，第一电阻元件31，第二电阻元件32，第三感应元件33，第四感应元件34，第三电阻元件35，第四电阻元件36，第一电容元件37，第二电容元件38。
图21所示的电涌吸收电路40，在第三实施方式的图19所示的电涌吸收电路30中，在输入端子11和输出端子13之间增加并联连接的第三电阻元件35和第一电容元件37，在输入端子12和输出端子14之间增加并联连接的第四电阻元件36和第二电容元件38构成。
这里，使输入端子11和12与输出端子13和14相区别，但是也可以交换输入侧和输出侧。第一电涌吸收元件21和第二电涌吸收元件22的寄生电容分别为Cz，第一感应元件25和第二感应元件26的感应系数(电感)分别为Lz，第三电阻元件35和第四电阻元件36的电阻为Rs，第一电容元件37和第二电容元件38的电容为Cs，第一电阻元件31和第二电阻元件32的电阻Rp，第三电感元件33和第四电感元件34的电感为Lp。
图21所示的第一感应元件25和第二感应元件26，可以用图20所示的等价电路表示。图21所示的第一电涌吸收元件21及第二电涌吸收元件22，可以用图17所示的等价电路表示。与第二实施方式和第三实施方式相同，通过满足式(7)～(12)，可以使电涌吸收电路40的差动输入阻抗，与插入该电涌吸收电路的信号线的差动特性阻抗Zd0匹配。
在第一电感元件25或第二电感元件26中，在等价并联电容成分小到可以忽略的程度时，在图21中，可以省略第三感应元件33和第四感应元件34，可用第一电阻元件31和第二电阻元件32消除第一感应元件25及第二感应元件26的等价并联电阻成分的影响。在第一电感元件25或第二电感元件26中，在与等价并联电阻成分相比等价并联电容成分小到可以忽略的程度时，从图21中，省略第一电阻元件31及第二电阻元件32，可用第三电感元件33及第四电感元件34消除第一电感元件25或第二电感元件26的等价并联电容成分的影响。
在第一电涌吸收元件21和第二电涌吸收元件22中，在等价串联电感成分小到可以忽略的程度时，在图21中，可以省略第一电容元件37及第二电容元件38，可用第三电阻元件35和第四电阻元件36消除第一电涌吸收元件21和第二电涌吸收元件22的等价串联电阻成分的影响。在第一电涌吸收元件21和第二电涌吸收元件22中，在等价串联电阻成分小到可以忽略的程度时，在图21中，省略第三电阻元件35和第四电阻元件36，可用第一电容元件37和第二电容元件38消除第一电涌吸收元件21及第二电涌吸收元件22的等价串联电感成分的影响。
在第一电感元件25和第二电感元件26具有等价并联电阻成分和等价并联电容成分时，也可以利用它们消除第一电涌吸收元件21和第二电涌吸收元件22的等价串联电阻成分和等价串联电感成分的影响。另外，也可以用第一电感元件25的等价并联电阻成分与第三电阻元件35的并联和，和第一电感元件25的等价并联电容成分与第一电容元件37的并联和，以及第二电感元件26的等价并联电阻成分与第四电阻元件36的并联和，和第二电感元件26等价并联电容成分与第二电容元件38的并联和消除第一电涌吸收元件21和第二电涌吸收元件22的等价串联电阻成分和等价串联电感成分的影响。
在第一电涌吸收元件21和第二电涌吸收元件22具有等价串联电阻成分和等价串联感应成分时，也可以利用它们消除第一电感元件25和第二电感元件26的等价并联电阻成分和等价并联电容成分的影响。另外，也可以用第一电涌吸收元件21的等价串联电阻成分与第一电阻元件31的串联和，和第一电涌吸收元件21的等价串联电感成分与第三电感元件33的串联和，以及第二电涌吸收元件22的等价串联电阻成分与第二电阻元件32的串联和，和第二电涌吸收元件22的等价串联电感成分与第四电感元件34的串联和消除第一电感元件25及第二电感元件26的等价并联电阻成分和等价并联电容成分的影响。
因此，本实施方式的电涌吸收电路，即使在电感元件中有等价并联电容成分和等价并联电阻成分，或在电涌吸收元件中有等价串联电感成分和等价串联电阻成分，也可以使半导体装置等在高压静电下得到保护，同时对高速差动信号也可以成为具有更加优异的阻抗匹配的吸收电路。
图21所说明的电涌吸收电路40，可与第一实施方式相同实现其作为积层电涌吸收部件。以图21为基础的积层电涌吸收部件，由于电感元件、电涌吸收元件形成为一体，可以实现小型并减小寄生电容。另外，电路结构为上述电涌吸收电路，所以既可以使半导体装置等在高压静电下得到保护，对高速差动信号也可以成为具有更加优异的阻抗匹配的积层电涌吸收部件。另外，电涌试验结果也和第一实施方式的积层电涌吸收部件同样良好。
第五实施方式本发明的实施方式的电涌吸收电路，在第一实施方式至第四实施方式中，使第一感应元件和第二感应元件之间电感耦合。。下面，以第一实施方式的电涌吸收电路的第一感应元件和第二感应元件之间电感耦合。为例进行说明。
电涌吸收电路的电路结构如图22所示。图22所示的电涌吸收电路50，具有差动输入端子中的一个输入端子11，差动输入端子中的另一个输入端子12，差动输出端子中的一个输出端子13，差动输出端子中的另一个输出端子14，第一电涌吸收元件21，第二电涌吸收元件22，第一感应元件25，第二感应元件26。
电涌吸收电路50，具有与外部连接的一对输入端子11和12及一对输出端子13和14。第一感应元件25连接在输入端子11与输出端子13之间，第二感应元件26连接在输入端子12与输出端子14之间。第一电涌吸收元件21连接在输入端子11与输出端子14之间，第二电涌吸收元件22连接在输入端子12与输出端子13之间。再使第一感应元件25与第二感应元件26之间电感耦合。电感耦合是为了使对于进入一对输入端子11和12的同相信号输入，其磁束向相互加强的方向作用。
这里，使输入端子11和12与输出端子13和14相区别，但是也可以交换输入侧和输出侧。第一感应元件25和第二感应元件26的感应系数(电感)分别为Lz。第一感应元件25和第二感应元件26的耦合系数为Kz。另外，第一感应元件25和第二感应元件26也可以由共态扼流线圈构成。
图22所示的电涌吸收电路50，代替(5)式和(6)式，若满足下(13)式，可保持差动型的阻抗匹配。
Lz=Zd02Cz(1-Kz)...(13)]]>所以，本实施方式的电涌吸收电路50，既可以使半导体装置等在高压静电下得到保护，对高速差动信号也可以使具有更加优异的阻抗匹配的积层电涌吸收部件。还可以去除共态噪声。
下面，对以积层电涌吸收部件实现图22所说明的电涌吸收电路50的实例进行说明。
图23为以积层型部件实现图22说明的电涌吸收电路的积层电涌吸收部件，对每层展开的实例。图23所示的积层电涌吸收部件50A，具有差动输入端子中的一个输入端子11，差动输入端子中的另一个输入端子12，差动输出端子中的一个端子13，差动输出端子的另一个输出端子14，第一电涌吸收元件图案21a和21b，第二电涌吸收元件图案22a和22b，第一电感元件图案25a和25b，第二电感元件图案26a和26b，平面形状的绝缘层43a、43b、43c、43d、43e、43f、43g、43h和43i。
积层电涌吸收部件50的外形，与图9所说明的相同。在图9所示的第一输入电极16上连接有图23所说明的输入端子11，在第二输入电极17上连接有图23所说明的输入端子12，在第一输出电极18上连接有图23所说明的输出端子13，在第二输出电极19上连接有图23所说明的输出端子14。这里，使第一输入电极16和第二输入电极17与第一输入电极18和第二输出电极19相区别，但是可以互换输入侧和输出侧。
在图23中，在绝缘层43a的表面(一个主面)，形成有第二电涌吸收元件图案22a，输入端子12与设在图9所说明的积层电涌吸收部件的表面的第二输入电极17连接。在绝缘层43b的表面(一个主面)，形成有第二电涌吸收元件图案22b，输出端子13与设在图9所说明的积层电涌吸收部件的表面的第一输出电极18连接。
在绝缘层43c的表面(一个主面)，形成有第二感应元件图案26a，一对输入电极中的另一个输入端子12与设在图9所说明的积层电涌吸收部件的表面的第二输入电极17连接。在绝缘层43d的表面(一个主面)，形成有第二感应元件图案26b，一对输出端子中的另一个输出端子14与设在图9所说明的积层电涌吸收部件的表面的第二输出电极19连接。绝缘层43c的第二感应元件图案26a与绝缘层43d的表面的第二感应元件图案26b通过通孔电极连接。由第二感应元件图案26a和26b形成的线圈形状的图案，构成第二感应元件26。
在绝缘层43e的表面(一个主面)，形成有第一感应元件图案25a，一对输出端子中的另一个输出端子13与设在图9所说明的积层电涌吸收部件的表面的第一输入电极18连接。在绝缘层43f的表面(一个主面)，形成有第一感应元件图案25b，一对输入端子中的一个输入端子11与设在图9所说明的积层电涌吸收部件的表面的第一输入电极16连接。绝缘层43e的第一感应元件图案25a与绝缘层43f的表面的第一感应元件图案25b通过通孔电极连接。由第一感应元件图案25a和25b形成的线圈形状的图案，构成第一感应元件25。
第一感应元件图案25a和25b与第二感应元件图案26a和26b以耦合系数Kz进行电感耦合。即，由第一感应元件图案25a和25b形成的线圈形状的图案，与由第二感应元件图案26a和26b形成的线圈形状的图案电感耦合。例如，通过使这些线圈状图案同轴设置，而使其电感耦合。
在绝缘层43g的表面(一个主面)，形成第一电涌吸收元件图案21a，输出端子14与设在图9所说明的积层电涌吸收部件的表面的第二输出电极19连接。在绝缘层43h的表面(一个主面)，形成第一电涌吸收元件图案21b，输入端子11与设在图9所说明的积层电涌吸收部件的表面的第一输入电极16连接。绝缘层43i防止内部元件图案与外部接触。在该例中，第一感应元件图案25a和25b与第二感应元件图案26a和26b由多层形成，但也可以由单层形成。若以多层形成可实现较大的感应系数。
图23所示的积层电涌吸收部件50A，由于电感元件、电涌吸收元件形成为一体，可以实现小型并减小寄生电容。另外，由于电路结构为上述电涌吸收电路，所以既可以使半导体装置等在高压静电下得到保护，对高速差动信号也可以成为具有更加优异的阻抗匹配的积层电涌吸收部件。另外，电涌试验结果也和第一实施方式的积层电涌吸收部件同样良好。
对上述积层电涌吸收部件50A进行了S参数试验。将图23所示的积层电涌吸收部件50A的各电极如图14的所测定对象积层电涌吸收部件所示对4个端子进行连接。阻抗匹配用电阻55a和55b分别为100Ω。
以耦合系数Kz作为参数的S参数试验结果表示在图24中。图24的横轴表示频率(MHz)，纵轴表示衰减量(dB)。从图24所示的透过特性(S21)和放射特性(S11)可知，本实施方式的积层电涌吸收部件50A，若对耦合系数Kz进行选择，可在任意频率下去除共态噪声。
所以，具有本实施方式的电涌吸收电路结构的积层电涌吸收部件，具有高性能的电涌吸收特性，同时对小型且高速差动信号也可以具有更加优异的阻抗匹配。另外，可对去除共态噪声发挥威力。
在以上的说明中，以使第一实施方式的电涌吸收电路的第一感应元件和第二感应元件之间耦合为实例进行了说明，但也可使第二实施方式至第四实施方式的电涌吸收电路的第一感应元件和第二感应元件之间进行耦合，同样也可以去除共态噪声。
如上所述，根据本发明，既可以使半导体装置等在高压静电下得到保护，还可以提供在整个宽带域上平坦的频率特性的电涌吸收电路。本发明的电涌吸收电路，可适用于搭载半导体的高频率电路基板。
权利要求
1.一种电涌吸收电路，其特征在于，具有一对输入端子，一对输出端子，连接所述一对输入端子中的一个和所述一对输出端子中的一个的第一感应元件，连接所述一对输入端子中的另一个和所述一对输出端子中的另一个的第二感应元件，具有第一电涌吸收元件，串联连接在所述一对输入端子中的所述一个和所述一对输出端子中的所述另一个之间的所述第一电涌吸收部，和具有第二电涌吸收元件，串联连接在所述一对输入端子中的所述另一个和所述一对输出端子中的所述一个之间的所述第二电涌吸收部。
2.如权利要求1所述电涌吸收电路，其特征在于所述第一电涌吸收部，还具有与所述第一电涌吸收元件串联连接的电阻元件。
3.如权利要求1所述电涌吸收电路，其特征在于所述第一电涌吸收部，还具有与所述第一电涌吸收元件串联连接的感应元件。
4.如权利要求1所述电涌吸收电路，其特征在于所述第二电涌吸收部，还具有与所述第二电涌吸收元件串联连接的电阻元件。
5.如权利要求1所述电涌吸收电路，其特征在于所述第二电涌吸收部，还具有与所述第二电涌吸收元件串联连接的感应元件。
6.如权利要求1所述电涌吸收电路，其特征在于还具有与所述第一感应元件并联连接的电阻元件。
7.如权利要求1所述的电涌吸收电路，其特征在于还具有与所述第一感应元件并联连接的电容元件。
8.如权利要求1所述的电涌吸收电路，其特征在于还具有与所述第二感应元件并联的电阻元件。
9.如权利要求1所述的电涌吸收电路，其特征在于还具有与所述第二感应元件并联的电容元件。
10.如权利要求1所述的电涌吸收电路，其特征在于使所述第一感应元件与所述第二感应元件电感耦合，以使对于进入所述一对输入端子的同相信号输入，其磁束相互增强。
全文摘要
本发明为一种电涌吸收电路，具有一对输出端子；一对输出端子；连接所述一对输入端子中的一个和所述一对输出端子中的一个的第一感应元件；连接所述一对输入端子中的另一个和所述一对输出端子中的另一个的第二感应元件；具有第一电涌吸收元件，串联连接在所述一对输入端子中的所述一个和所述一对输出端子中的所述另一个之间的所述第一电涌吸收部；具有第二电涌吸收元件，串联连接在所述一对输入端子中的所述另一个和所述一对输出端子中的所述一个之间的所述第二电涌吸收部。
文档编号H03H5/12GK1885713SQ20061009351
公开日2006年12月27日 申请日期2006年6月26日 优先权日2005年6月24日
发明者寺田祐二 申请人:Tdk株式会社