0020]每个区段的M0SFET/BJT对的漏极/集电极连接到由过应力保护电路100保护的标为VDD的端子。端子VDD可以是在其处提供有固定电压参考(诸如VDD)的导电节点。每个区段的M0SFET/BJT对的源极/发射极连接到在操作期间在其处提供有诸如地之类的固定电压的标为GND的端子。固定电压在正常操作期间被提供到端子GND和VDD，并且可以由布置在与过应力保护电路相同的集成电路管芯处的电压调节器产生，或者可以从在集成电路管芯外部的电压源提供。每个M0SFET141-143的栅极可以连接(未示出)到提供固定电压的端子(诸如端子GND)或者连接到操作以在过应力事件期间使M0SFET141-143导通的驱动器电路的输出端子。在另一实施例中，可以在每个晶体管的栅极和源极之间存在插入的电阻器。
[0021]每个区段的体区到连阱的电阻被示出为电阻器Rbw，并且是每个区段的MOSFET的体区与在其处提供有固定电压的连阱121之间的电阻。在所示出的实施例中，连阱121连接到端子GND。从一个区段的MOSFET的体区到相邻区段的MOSFET的体区的体区到体区电阻被不出为电阻器Rbb。
[0022]没有高电压事件时，图3的晶体管保持非导通。然而，响应于MOSFET晶体管的漏极和源极之间的较大电压，来自晶体管区段之一的漏极-体区结的雪崩电流可以将电流引入到阱区，引起沿着体区到连阱电阻路径(Rbw)的电压降。如上面所讨论的，这个电压降可以触发引起BJT导通的大电流骤回。对于图3的保护装置，电阻Rbb低于在没有晶体管区段之间的路径的情况下具有连接到延伸横过连阱环的固定电压端子的连续连阱的其它保护装置中的电阻。这个更低的Rbb更容易促进骤回电流从最初经受骤回的晶体管区段的体区流动到还没有在骤回中的相邻的晶体管区段的体区。这引起相邻的晶体管区段的体区电压升高，因此促进相邻的区段的骤回。参考图4-7将更好理解电压保护装置100的特定布局。
[0023]图4示出具有连阱221和布置在多个区段231-234中的多个MOSFET晶体管指状物240的图3的过应力保护装置100的布局的实施例。区段231-233对应于图3的区段131-133。连阱221包括连阱环290和布置在连阱环内的连阱区236-238处的多个分隔的连阱岛。在此使用的术语“连阱岛”意图指的是晶体管区段之间的连阱，其中该连阱与连阱环物理地分隔。出于讨论的目的，假定连阱岛的连阱是P型掺杂硅的区域，并且假定包围连阱岛的电介质为STI区211。
[0024]多个MOSFET晶体管指状物240中的每一个包括晶体管栅极以及在有源区250的对应部分内形成的相邻的源极/漏极区域，其中，除连阱岛221之外，图4的在有源区250和连阱环290之间的区域是STI区域211的一部分。如在此使用的，多个MOSFET晶体管指状物240中的每一个可以被称为MOSFET晶体管指状物、MOSFET指状物、晶体管指状物、指状物及其变型，以便指示它是构成更大晶体管的并联连接的多个晶体管指状物之一。晶体管指状物241-246是多个MOSFET指状物240的特别标识的构件。MOSFET指状物241与MOSFET指状物242共享源极/漏极区域251。MOSFET指状物242与MOSFET指状物243共享源极/漏极区域255。MOSFET指状物243与MOSFET指状物244共享源极/漏极区域252，M0SFET244与MOSFET指状物245共享源极/漏极区域256，并且MOSFET指状物245与MOSFET指状物246共享源极/漏极区域253。应当明白，术语源极/漏极意图一般指的是源极和漏极区两者。如将在图5处示出的，根据一个实施例，假定源极/漏极区域254-257是与端子GND连接的源极区，并且假定源极/漏极区域251-253是与端子VDD连接的漏极区。
[0025]多个MOSFET指状物240被划分为布置在区段231-234处的多组。区段231-234中的每一个通过包括一个或更多个连阱的连阱区236-238而与相邻的区段区分。如示出的，区段232通过包括连阱结构291-293的连阱区236而与区段231区分，其中每个连阱结构包括对应的连阱岛221。区段232通过包括连阱结构294-296的连阱区237而与区段233区分，其中连阱结构294-296中的每个包括对应的连阱岛221。区段233通过包括连阱结构297-299的连阱区238而与区段234区分，其中连阱结构297-299中的每个包括对应的连阱岛221。通过区段内的MOSFET指状物形成的MOSFET在此被称为MOSFET晶体管区段或者MOSFET区段。理想地，MOSFET晶体管区段中的每一个与高电压保护电路的公共的MOSFET晶体管同时操作，这是因为它们并联地连接。
[0026]连阱区处的连阱岛的数量可以相对于所示出的数量而改变。例如，区段之间的每个连阱区可以包括比所示出的数量更多或更少的连阱岛。当存在连阱岛时，可以存在偶数或奇数个连阱岛。连阱岛可以在横切(transverse)方向上被布置在连阱区的中心位置处。如在此使用的术语“横切方向”意图意指由MOSFET晶体管的栅极的边缘沿着它的宽度限定的方向，其中应当理解，图4处示出的MOSFET晶体管指状物的宽度显著地长于指状物的长度。因此，在横切方向上的连阱区的中心位置被定位在源极/漏极区252的最上位置与源极/漏极区252的最下部分之间的中途，并且由线291指示。因此，连阱岛292、295和298中的每个被布置在它们各自的连阱区236-238的中心位置处。高电压保护装置中的晶体管区段的总数可以是奇数或偶数。通过示例的方式，假定图5示出的装置包括奇数个区段，并且假定区段233是该奇数个区段的中心区段。可替代地，区段233可以代表具有奇数或者偶数个区段的装置的非中心区段。图4示出分别对应于图5-7的具有附图标记5-7的截面的指示。
[0027]图5示出沿着图4的横向截面指示线5的截面的布局图、以及各种其它特征的电路表示。如在此使用的，术语“横向”意图指的是与上面描述的横切方向垂直的方向，其也是当在正常操作期间(例如，不在高电压事件期间)导通时通过M0SFET240的沟道区的电流流动方向。
[0028]晶体管240 (图4)中的每个包括覆在沟道区上面的栅极叠层、以及邻接沟道区的源极/漏极区。(注意，仅仅示出多个晶体管240中的晶体管241-246。)因此，图5处具体地示出的晶体管241-246的源极/漏极区251-257中的每一个由邻接的晶体管共享。导电的控制栅极也被示出为覆在用于晶体管241-246中的每一个的栅极电介质上面。出于讨论的目的，假定源极/漏极区251-257是存在于与M0SFET241-246的沟道和体区对应的P型阱71中的N型掺杂半导体区。
[0029]连阱结构295是布置在邻接晶体管244的栅极的漏极252的一部分与邻接晶体管243的栅极的漏极252的一部分之间的岛状结构。因此，连阱结构和它们的对应的连阱在横向方向上被布置在一个区段(诸如区段233)的最左晶体管指状物的栅极与另一个区段(诸如区段232)的最右晶体管指状物的栅极之间。连阱岛状结构295的连阱岛221经由互连件311连接到端子GND以便完成与阱区71的连阱连接。
[0030]源极/漏极区251-257中的每一个经由互连件312连接到VDD端子或者经由互连件311连接到GND端子。特别地，源极/漏极区251-253是与VDD端子连接的漏极区，并且因此也是保护装置的BJT的集电极部分，如由BJT262和263的电路表示示出的。应当明白，在每个区段内存在与该区段的多个FET对应的多个BJT晶体管，并且出于讨论的目的，BJT262和263可以被假定为代表它们各自的区段的每个FET。源极/漏极区254-257是经由互连件311而与GND端子连接的源极区，并且因此也是保护装置的BJT的发射极部分，如由BJT262和263示出的。
[0031]构成晶体管241-246的体区的P型阱71覆在层72 (其可以是氧化层、N型掺杂层或其它适合层)上面。在一些实施例中层72可以不存在。层72覆在衬底73 (其可以是P型掺杂硅衬底或为层71和72提供结构支撑的其它适合层)上面。连阱221为在装置的互连件311和P型掺杂阱区71之间的界面区。根据一个实施例，连阱221为典型地具有比具有相同导电类型的(即，P型掺杂的)阱71的掺杂浓度更高的掺杂浓度的P型掺杂硅区。将明白，连阱还可以包括额外的特征，诸如硅化物区(未示出)。图5的线206代表在来源于区段233的骤回事件期间来自作为MOSFET指状物244的一部分的漏极区252的电流。图5的线207代表在骤回期间从漏极区252流到源极256的骤回电流。图5的线201代表从区段233到区段232的电流路径(201)。沿着路径201的电流可以在区段233的晶体管的骤回期间产生，并且从漏极区252流到阱区71，并且随后在达到区段232之前经由阱区71在连阱岛295之下