/InP MOS电容界面特性及漏电特性的界面钝化方法
【技术领域】
[0001] 本发明涉及一种改善Al203/InPMOS电容界面特性及漏电特性的界面钝化方法，属 于半导体材料器件领域。
【背景技术】
[0002] 随着互补型金属氧化物半导体（CMOS)器件特征尺寸的不断缩小，SiMOS器件的 发展已接近其物理极限。III-V族化合物半导体材料被视为是硅基CMOS沟道材料的替代之 一，国际上的许多研宄机构都开始了以III-V族半导体为沟道材料的MOSFET器件的研宄。 然而，获得一个稳定的金属氧化物半导体（MOS)界面是当前实现III-V族MOSFET所面临的 最严峻的问题之一，这是由于III-V族半导体与栅介质界面的不稳定会形成III-V族自然 氧化物，III-V族自然氧化物会恶化MOS界面特性，会引起一系列的问题，例如：费米能级钉 扎、C-V滞回、C-V频散等。因此，需要获得一个稳定高质量的MOS界面。
[0003] InP作为最有前途的III-V族化合物半导体之一，具有高的电子迀移率（~ 5400cm2/Vs)，但是差的High-K/InP界面仍然是影响InPMOSFET性能的主要原因之一。为 了改善High-K/InP界面质量，InP表面钝化技术引起了广泛的关注，它能够有效地减少InP 衬底表面的悬挂键和自然氧化物，降低界面态密度，从而获得高质量的界面特性。例如， Hyoung-SubKim等报导了在Hf02/InP界面是插入一个Ge的界面钝化层（IPL)，获得了较好 的C-V特性，频散较小，且获得了I. 4nm的等效电容厚度（CET)JoriyukiTaoka等报导了用 (NH4)2S溶液钝化InP表面，能降低界面处的界面缺陷（interfacetraps)和慢缺陷（slow traps),获得了较好质量的界面。F.Gao等报导了用N2等离子体直接处理GaAs表面，会抑 制As的氧化物的形成，极大地改善了GaAsMOS电容的C-V特性。TakuyaHoshii等报导 了用N2等离子体直接处理InGaAs表面，在表面会形成一层氮氧化物，由于氮氧化物中As-N 键及In-N键不稳定，因此氮氧化物层主要是Ga-N键，极大地降低了界面缺陷（interface traps)和慢缺陷（slowtraps)，获得了低于3XIO11CnT2.ev4的界面态密度。关于N2等离子 体直接处理半导体表面的这种方法在InP材料上也有过相关的报导，如，A.Talbi等人报导 了在InP表面直接N2等离子体处理，在表面会形成In-N键和P-N键（MaterialsScience andEngineeringA, 2006, 437 (2006) :254-258)。T.Haimoto等人报导了在用丙酬和氛水 清洗之后采用ECR(电子回旋共振）等离子发生器产生N2等离子体直接处理InP表面，然 后电子束蒸发栅介质SiOjP热蒸发栅金属A1，结果表明在InP表面会形成一层氮氧化物， 降低了InP表面自然氧化物中的慢缺陷，获得了小于IOmv的C-V滞回（与边界缺陷有关） (AppliedPhysicsLetters, 2010, 96(1):012107-1-012107-3)。但是，现有技术中均是先 在其它等离子发生器中进行等离子体处理后，再将样品转移到原子层沉积系统中进行栅介 质沉积，而在转移的过程中样品暴露在空气中会形成影响界面特性的自然氧化物，同时也 会大大增加衬底表面受到污染的机率，导致最终所得样品的界面缺陷密度（Dit)和边界缺 陷密度（ANbt)均会有一定程度的增加。
【发明内容】
[0004] 本发明要解决的技术问题是提供一种改善Al203/InPMOS电容界面特性及漏电特 性的界面钝化方法。采用该方法可以有效钝化边界缺陷及Al203/InP界面的界面缺陷，还可 以降低栅漏电流，从而达到提高Al203/InPMOS电容电学性能的目的。
[0005] 本发明所述的改善Al203/InPMOS电容界面特性及漏电特性的界面钝化方法，包括 对衬底表面进行队等离子体处理步骤和栅介质沉积步骤，所述对衬底进行N2等离子体处理 步骤和栅介质沉积步骤均在TFS200原子层沉积系统中进行，其中：
[0006] 对衬底表面进行N2等离子体处理步骤是将衬底置于TFS200原子层沉积系统的 腔体中，利用TFS200原子层沉积系统自带的等离子体发生器产生N2等离子体对衬底表面 进行队等离子体处理；
[0007] 栅介质沉积步骤是将队等离子体处理后的衬底在原位沉积栅介质。
[0008] 本发明所述技术方案中，所述的TFS200原子层沉积系统为芬兰倍耐克公司 (Beneq)TFS200原子层沉积系统。本发明采用InP衬底。
[0009] 本发明采用自带等离子体发生器的TFS200原子层沉积系统对衬底进行N2等离 子体处理和栅介质沉积，在队等离子体处理后不需要移动衬底使其在原有位置上直接进 行栅介质沉积，避免了衬底因转移而被污染和被再次氧化的可能，因而可以更有效地钝化 边界缺陷及Al2O3ZlnP界面的界面缺陷；此外，采用本发明所述方法还可以有效降低栅漏电 流，改善界面及介质质量，大幅提高Al203/InPMOS电容的电学性能。
[0010] 上述技术方案中，在对衬底表面进行队等离子体处理步骤中，1等离子体处理的 条件优选为：产生等离子体的N2流量为200~40〇SCCm，用N2作为载气，载气流量为30~ lOOsccm，射频功率为50~100W，氮化时间为5~lOmin，腔体中的温度为180~250°C。更优 选为：产生等离子体的N2流量为300~400sccm，用\作为载气，载气流量为50~lOOsccm， 射频功率为80~100W，氮化时间为8~lOmin，腔体中的温度为180~220°C。
[0011] 上述技术方案中，在栅介质沉积步骤中，所述的栅介质为Al2O3，优选是控制生长温 度为180~250°C，生长厚度为3~IOnm;更优选是控制生长温度为180~220°C，生长厚 度为3~5nm。
[0012] 本发明所述的界面钝化方法，除包括上述步骤之外，在对衬底表面进行N2等离子 体处理步骤之前，还包括对衬底进行清洗的步骤；在栅介质沉积步骤之后，还包括蒸发栅金 属的步骤。更进一步地，在蒸发栅金属步骤后，还包括常规的光刻、显影和退火步骤以制备 得到MOS电容。其中：
[0013] 所述的对衬底进行清洗的步骤包括有机清洗步骤和无机清洗步骤。其中，对衬底 片表面进行有机清洗以去除衬底表面的有机污染物，具体可以是依次用丙酮、乙醇各浸泡 清洗3~5min，然后用去离子水冲洗干净，再用干燥N2吹干。对衬底片表面进行无机清洗 以去除衬底表面的自然氧化物，具体可以是酸洗和碱洗。其中酸洗是采用5~10% (w/w) 的盐酸溶液浸泡清洗1~2min，然后用去离子水冲洗干净，用干燥N2吹干。碱洗是用15~ 25% (w/w)的氨水溶液浸泡清洗3~5min，然后用去离子水冲洗干净，用干燥N2吹干。 [0014] 所述的蒸发栅金属步骤中，所述的栅金属为A1，该采用的设备和操作与现有技术 相同。优选地，栅金属厚度为100~200nm，金属蒸发采用EVA450电子束蒸发台（法国 Alliance)〇
[0015] 所述的光刻、显影和退火步骤与现有技术相同。优选地，光刻胶采用9920正胶，匀 胶台转速为3500~4000r/min，时间为60~70sec，光刻优选采用SUSSMA6/BA6双面光刻 机，曝光时间为15~18sec。显影采用正胶显影液，显影时间为8~lOmin。退火优选采用 AG610退火炉，在N2条件下退火，退火温度为250~350°C，退火时间为30~60sec。
[0016] 与现有技术相比，本发明通过使用TFS200原子层沉积系统自带的等离子体发生 器产生N2等离子体对InP表面进行处理，然后再使衬底在原来位置上沉积Al203，能有效避 免现有技术中在其它等离子发生器中完成等离子体处理后，再将样品转移到原子层沉积系 统中进行栅介质沉积所带来的衬底表面再次氧化和对衬底表面的污染，因而可以更有效地 钝化边界缺陷及Al2O3ZlnP界面的界面缺陷；此外，采用本发明所述方法还可以有效降低栅 漏电流，改善界面及介质质量，大幅提高Al203/InPMOS电容的电学性能。
【附图说明】
[0017] 图1为本发明实施例1的工艺流程图；
[0018] 图2为本发明实施例1所得样品的多频（IKHz~IMHz)电容-电压（C-V)曲线和 高频（IMHz)滞回曲线；
[0019] 图3为对比例所得样品的多频（IKHz~IMHz)电容-电压（C-V)曲线和高频 (IMHz)滞回曲线；
[0020] 图4为本发明实施例1所得样品和对比例所得样品的界面缺陷密度Dit的能量分
【具体实施方式】<