一种射频ldmos器件及其制造方法
【技术领域】
[0001]本发明涉及半导体技术，特别涉及一种射频LDMOS器件及其制造方法。
【背景技术】
[0002]射频LDMOS(Laterally Double-Diffused Metal Oxide Semiconductors，横向双扩散晶体管)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，它在保持普通MOSFET优点的基础上，通过横向双扩散技术形成沟道区，并在漏极和沟道之间引入漂移区，射频(RF)LDMOS器件由于其具有高增益、高跨导、频率响应好、高线性、控制简单、开关速度快、热稳定性好、易与CMOS电路集成等优点，被广泛应用于移动基站和功率集成电路中。
[0003]衡量RF LDMOS器件高频性能的两个主要参数是截止频率和最大振荡频率，RFLDMOS器件的电容是影响器件频率特性以及器件在功率放大器中表现的重要参数，栅漏电容、栅源电容和漏源电容都会对RF LDMOS器件频率特性以及器件在功率放大器应用时的性能表现产生非常显著的影响，其中栅漏电容的影响最为突出；因此获得更小的栅漏电容是RF LDMOS设计者们不断追求的目标。
[0004]传统的RF LDMOS器件如图1所示，通过P+sinker 103将源极同衬底101连接起来，实现了背面源结构，可以减小源极引线电感、电阻等寄生参数，场板111的屏蔽作用可以有效地减小栅漏电容，从而提高器件的频率特性。但是传统的结构主要是改善器件寄生电容对器件频率特性的影响并且其效果也已经趋于饱和，而对器件频率特性影响较大的本征栅漏电容并不能减小。
【发明内容】
[0005]本发明的目的，就是针对上述问题，提出一种射频LDMOS器件及其制造方法。
[0006]本发明的技术方案:一种射频LDMOS器件，如图2所示，包括P型衬底101和位于P型衬底101上表面的P型外延层102 ;所述P型外延层两侧具有P+sinkerl03和N型轻掺杂区107，所述P+sinkerl03和N型轻掺杂区107之间具有P型阱区106 ;所述P型阱区106上层具有第一 N型重掺杂区108，所述第一 N型重掺杂区108与P+sinkerl03的侧面连接；所述N型轻掺杂区107上层远离P型阱区106的一侧具有第二 N型重掺杂区109 ;所述P型阱区106上表面具有栅氧化层104，所述栅氧化层104上表面具有多晶硅栅105，栅氧化层104和多晶硅栅105构成栅极结构；所述栅极结构上表面及与N型轻掺杂区107相连的侧面具有第一氧化层110，所述第一氧化层110沿N型轻掺杂区107的上表面向靠近第二 N型重掺杂区109的方向延伸；所述第一氧化层110上表面具有金属层111 ;其特征在于，所述N型轻掺杂区107中具有第二氧化层201。
[0007]本发明还包括一种射频LDMOS器件的制造方法，其特征在于，包括以下步骤:
[0008]第一步:在P型衬底101上表面生长P型外延层102 ；
[0009]第二步:采用离子注入技术，在P型外延层102 —侧形成P+sinkerl03 ；
[0010]第三步:在P型外延层102上表面生长栅氧；
[0011]第四步:在栅氧上表面淀积多晶硅；
[0012]第五步:采用光刻技术，刻蚀出由栅氧化层104和多晶硅栅105构成的栅极结构；
[0013]第六步:采用离子注入技术，在P型外延层102中注入P型离子，经过高温推结后形成P型讲区106，所述P型讲区106位于P+sinkerl03侧面；
[0014]第七步:采用离子注入技术，在P型外延层102中注入轻掺杂N型离子，形成N型轻掺杂区107，所述N型轻掺杂区107位于P型外延层102另一侧；
[0015]第八步:采用离子注入技术，在P型讲区106上层靠近P+sinkerl03侧面处注入重掺杂N型离子，形成第一 N型重掺杂区108 ;在N型轻掺杂区107上层远离P型阱区106的一侧注入重掺杂N型离子，形成第二 N型重掺杂区109 ；
[0016]第九步:米用 SIMOX (separat1n by implantat1n of oxygen, separat1n withoxygen,注氧隔离)技术，在N型轻掺杂区107中进行注入氧化，形成第二氧化层201，之后进行高温退火；
[0017]第十步:淀积二氧化硅，刻蚀形成第一氧化层110 ;
[0018]第^ 步:淀积金属层，刻蚀形成场板111。
[0019]本发明的有益效果为，在漏端N型轻掺杂区中引入了氧化层区，通过对该氧化层区长度、厚度以及位置的调节，可以在保证不影响器件击穿电压和导通电阻的同时，降低漂移区的等效介电常数，从而降低器件的栅漏电容，提高器件的频率特性。
【附图说明】
[0020]图1是传统的RF LDMOS器件结构示意图；
[0021]图2是实施例1的RF LDMOS器件结构示意图；
[0022]图3是实施例1制造工艺流程中进行N型轻掺杂离子注入后结构示意图；
[0023]图4是实施例1制造工艺流程中进行N型重掺杂离子注入后结构示意图；
[0024]图5是实施例1制造工艺流程中进行注入氧化后结构示意图；
[0025]图6是实施例2结构示意图；
[0026]图7是实施例3结构示意图；
[0027]图8是实施例1栅漏电容分布示意图。
【具体实施方式】
[0028]下面结合附图和实施例对本发明进行详细的描述
[0029]实施例1
[0030]如图2所示，本例包括P型衬底101和位于P型衬底101上表面的P型外延层102 ；所述P型外延层两侧具有P+sinkerl03和N型轻掺杂区107，所述P+sinkerl03和N型轻掺杂区107之间具有P型阱区106 ;所述P型阱区106上层具有第一 N型重掺杂区108，所述第一 N型重掺杂区108与P+sinker 103的侧面连接；所述N型轻掺杂区107上层远离P型阱区106的一侧具有第二 N型重掺杂区109 ;所述P型阱区106上表面具有栅氧化层104，所述栅氧化层104上表面具有多晶硅栅105，栅氧化层104和多晶硅栅105构成栅极结构；所述栅极结构上表面及与N型轻掺杂区107相连的侧面具有第一氧化层110，所述第一氧化层110沿N型轻掺杂区107的上表面向靠近第二 N型重掺杂区109的方向延伸；所述第一氧化层110上表面具有金属层111 ;其特征在于，所述N型轻掺杂区107中具有第二氧化层201。
[0031]实施例1的制造方法包括以下步骤:
[0032]第一步:在P型衬底101上表面生长P型外延层102 ；
[0033]第二步:采用离子注入技术，在P型外延层102 —侧形成P+sinkerl03 ；
[0034]第三步:在P型外延层102上表面生长栅氧；
[0035]第四步:在栅氧上表面淀积多晶娃；
[0036]第五步:采用光刻技术，刻蚀出由栅氧化层104和多晶硅栅105构成的栅极结构；
[0037]第六步:采用离子注入技术，在P型外延层102中注入P型离子，经过高温推结后形成P型讲区106，所述P型讲区106位于P+sinkerl03侧面；
[0038]第七步:采用离子注入技术，在P型外延层102中注入轻掺杂N型离子，形成N型轻掺杂区107，所述N型轻掺杂区107位于P型外延层102另一侧；
[0039]第八步:采用离子注入技术，在P型讲区106上层靠近P+sinkerl03侧面处注入重掺杂N型离子，形成第一 N型重掺杂区108 ;在N型轻掺杂区107上层远离P型阱区106的一侧注入重掺杂N型离子，形成第二 N型重掺杂区109 ；
[0040]第九步:采用SMOX技术，在N型轻掺杂区107中进行注入氧化，形成第二氧化层201，之后进彳丁尚温退火；
[0041]第十步:淀积二氧化硅，刻蚀形成第一氧化层110 ;
[0042]第^ 步:淀积金属层，刻蚀形成场板111。
[0043]工作原理:
[0044]如图8所示，为本例器件栅漏电容分布示意图，栅漏电容由CeDjP CeD2串联构成，其中Cein由栅极与漏端N型轻掺杂区的重叠面积以及栅氧化层厚度决定，CeD2由漏端N型轻掺杂区的结深、掺杂浓度以及材料的介电常数决定。本例通过在漏端N型轻掺杂区中引入氧化层区，减小该区材料的等效介电常数，从而达到减小栅漏电容CeD2，提高器件频率特性的目的。
[0045]实施例2
[0046]如图6所示，在实施例一的基础上，将氧化层区201变为位于同一水平面上的氧化层区601和氧化层区602两个区域，从而实现更加灵活地控制氧化层区对器件性能的影响。根据具体情况也可以将其变为多个同一水平面上的氧化层区域。
[0047]实施例3
[0048]如图7所示，在实施例一的基础上，本例为具有双层场板的器件结构。本例的原理与实施例1的原理相同。本发明也可适用于具有多层场板的器件结构。
【主权项】
1.一种射频LDMOS器件，包括P型衬底(101)和位于P型衬底(101)上表面的P型外延层(102);所述P型外延层两侧具有P+sinker(103)和N型轻掺杂区(107)，所述P+sinker(103)和N型轻掺杂区(107)之间具有P型阱区(106);所述卩型阱区(106)上层具有第一 N型重掺杂区(108)，所述第一 N型重掺杂区(108)与P+sinker(103)的侧面连接；所述N型轻掺杂区(107)上层远离P型阱区(106)的一侧具有第二 N型重掺杂区(109);所述P型阱区(106)上表面具有栅氧化层(104)，所述栅氧化层(104)上表面具有多晶硅栅(105)，栅氧化层(104)和多晶硅栅(105)构成栅极结构；所述栅极结构上表面及与N型轻掺杂区(107)相连的侧面具有第一氧化层(110)，所述第一氧化层(110)沿N型轻掺杂区(107)的上表面向靠近第二 N型重掺杂区(109)的方向延伸；所述第一氧化层(110)上表面具有金属层(111);其特征在于，所述N型轻掺杂区(107)中具有第二氧化层(201)。2.一种射频LDMOS器件的制造方法，其特征在于，包括以下步骤: 第一步:在P型衬底(101)上表面生长P型外延层(102)； 第二步:采用离子注入技术，在P型外延层(102) —侧形成P+sinker (103)； 第三步:在P型外延层(102)上表面生长栅氧； 第四步:在栅氧上表面淀积多晶硅； 第五步:采用光刻技术，刻蚀出由栅氧化层(104)和多晶硅栅(105)构成的栅极结构；第六步:采用离子注入技术，在P型外延层(102)中注入P型离子，经过高温推结后形成P型阱区(106)，所述P型阱区(106)位于P+sinker (103)侧面; 第七步:采用离子注入技术，在P型外延层(102)中注入轻掺杂N型离子，形成N型轻掺杂区(107)，所述N型轻掺杂区(108)位于P型外延层(102)另一侧； 第八步:采用离子注入技术，在P型阱区(106)上层靠近P+sinker (103)侧面处注入重掺杂N型离子，形成第一 N型重掺杂区(108);在N型轻掺杂区(107)上层远离P型阱区(106)的一侧注入重掺杂N型离子，形成第二 N型重掺杂区(109)； 第九步:采用SIMOX技术，在N型轻掺杂区(107)中进行注入氧化，形成第二氧化层(201)，之后进彳丁尚温退火； 第十步:淀积二氧化硅，刻蚀形成第一氧化层(110);第十一步:淀积金属层，刻蚀形成场板(111) O
【专利摘要】本发明涉及半导体技术，特别涉及一种射频LDMOS器件及其制造方法。本发明的主要方法为在器件漏端N型轻掺杂区中引入了氧化层区，通过对该氧化层区长度、厚度以及位置的调节，可以在保证不影响器件击穿电压和导通电阻的同时，降低漂移区的等效介电常数，从而降低器件的栅漏电容，提高器件的频率特性。本发明尤其适用于LDMOS器件及其制造。
【IPC分类】H01L21/336, H01L29/36, H01L29/78
【公开号】CN104966736
【申请号】CN201510290535
【发明人】邓小川, 甘志, 梁坤元, 张晓菲, 萧寒, 李妍月, 唐亚超, 张波
【申请人】电子科技大学, 东莞电子科技大学电子信息工程研究院
【公开日】2015年10月7日
【申请日】2015年6月1日