薄膜晶体管及其制备方法、阵列基板的制作方法
【技术领域】
[0001]本发明属于显示技术领域，具体涉及一种薄膜晶体管及其制备方法、阵列基板。
【背景技术】
[0002]在液晶显示装置、有机发光二极管(Organic Light-Emitting D1de，0LED)显示装置等中，阵列基板是重要部件之一。阵列基板包括多个薄膜晶体管，每个薄膜晶体管主要包括栅极、有源层、源极、漏极，栅极和有源层间设有栅绝缘层，另外薄膜晶体管还可包括设于源极/漏极和有源层间的层间绝缘层(inter-level dielectric, ILD)等其他绝缘层。
[0003]在现有阵列基板的薄膜晶体管中，栅绝缘层由氧化硅、氮化硅等构成，这些材料的介电常数较低，约在3.9?7.9，为达到足够的绝缘性和存储电容，故栅绝缘层厚度较大(约在140?240nm)，不利于薄膜晶体管的小型化，会阻碍显示装置分辨率的提高。同时，栅极和栅绝缘层的材料晶格常数差别很大，故在二者接触面上的缺陷较多，为使二者晶格匹配，也要求栅绝缘层的厚度较高。
【发明内容】
[0004]本发明针对现有的薄膜晶体管尺寸过大的问题，提供一种易于实现小型化的薄膜晶体管及其制备方法、阵列基板。
[0005]解决本发明技术问题所采用的技术方案是一种薄膜晶体管，其包括栅极、源极、漏极和多个绝缘层，且
[0006]其中至少一个绝缘层包括V B族金属的氧化物。
[0007]优选的是，所述V B族金属的氧化物为钽的氧化物。
[0008]进一步优选的是，所述钽的氧化物为五氧化二钽和/或三氧化二钽。
[0009]进一步优选的是，所述多个绝缘层包括栅绝缘层，所述栅绝缘层包括五氧化二钽和/或三氧化二钽。
[0010]进一步优选的是，所述栅绝缘层的厚度在20?40nm。
[0011]优选的是，所述包括V B族金属的氧化物的绝缘层与栅极、源极和漏极中的至少一个电极接触；且，与所述包括V B族金属的氧化物的绝缘层接触的栅极、源极和漏极中，有至少一个电极包括与所述V B族金属的氧化物对应的V B族金属。
[0012]进一步优选的是，所述多个绝缘层包括栅绝缘层，所述栅绝缘层包括五氧化二钽和/或三氧化二钽；所述栅极包括钽。
[0013]解决本发明技术问题所采用的技术方案是一种阵列基板，其包括:
[0014]至少一个上述的薄膜晶体管。
[0015]解决本发明技术问题所采用的技术方案是一种上述薄膜晶体管的制备方法，其包括:
[0016]用包括V B族金属的氧化物的材料形成至少一个所述绝缘层。
[0017]优选的是，所述用包括V B族金属的氧化物的材料形成至少一个所述绝缘层包括:通过溅射工艺用包括V B族金属的氧化物的材料形成至少一个所述绝缘层。
[0018]本发明的薄膜晶体管中，采用V B族金属的氧化物(如钽的氧化物)制造绝缘层，由于V B族金属的氧化物的介电常数较高，从而可降低绝缘层的厚度。
【附图说明】
[0019]图1为本发明的实施例的阵列基板的剖面结构示意图；
[0020]图2为本发明的实施例的阵列基板在形成有源层后的剖面结构示意图；
[0021]图3为本发明的实施例的阵列基板在形成栅绝缘层后的剖面结构示意图；
[0022]图4为本发明的实施例的阵列基板在形成栅极后的剖面结构示意图；
[0023]图5为本发明的实施例的阵列基板在形成层间绝缘层并形成过孔后的剖面结构示意图；
[0024]图6为本发明的实施例的阵列基板在形成源极和漏极后的剖面结构示意图；
[0025]其中，附图标记为:1、缓冲层；2、有源层；3、栅绝缘层；4、栅极；5、层间绝缘层；61、源极；62、漏极；7、平坦化层；8、像素电极；9、基底。
【具体实施方式】
[0026]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0027]实施例1:
[0028]如图1所示，本实施例提供一种薄膜晶体管，其包括栅极4、源极61、漏极62、多个绝缘层，且其中至少一个绝缘层包括V B族金属的氧化物。
[0029]也就是说，本实施例的薄膜晶体管包括有源层2、栅极4、源极61、漏极62，其中源极61、漏极62分别与有源层2电连接，而有源层2和栅极4被栅绝缘层3隔开。同时，薄膜晶体管中还可包括其他的绝缘层，如设在源极61和漏极62与栅极4间的层间绝缘层5，覆盖在源极61和漏极62之上的平坦化层7等。而在全部这些绝缘层中，至少有一个绝缘层包括V B族金属(钒、铌、钽)的氧化物(钒的氧化物、铌的氧化物、钽的氧化物)，当然，该绝缘层更优选由V B族金属的氧化物构成。这是由于V B族金属于的氧化物有较高的介电常数，故用其作为绝缘层时，绝缘层只要较薄的厚度即可满足绝缘、存储电容等的要求，从而可减小薄膜晶体管的尺寸。
[0030]优选的，V B族金属的氧化物为钽的氧化物，更优选为五氧化二钽和/或三氧化二钽。
[0031]五氧化二钽和三氧化二钽是最常见、最稳定的钽的氧化物。而之所以优选采用钽的氧化物，是因为一方面钽的氧化物的介电常数很高(五氧化二钽的介电常数约在27)，另一方面，相对于其他的V B族金属的氧化物，钽的氧化物更容易形成。
[0032]更优选的，上述栅绝缘层3包括五氧化二钽和/或三氧化二钽。
[0033]之所以优选栅绝缘层3包括五氧化二钽、三氧化二钽，是因为在薄膜晶体管的各绝缘层中，栅绝缘层3是薄化效果最好的。而其他的绝缘层，比如平坦化层7，其除绝缘外还要起到使基板的表面尽量平整的作用，故即使采用高介电常数的材料，其厚度也不能明显减小。
[0034]具体的，对于上述栅绝缘层3，其厚度可在20?40nm。
[0035]可见，由于采用了介电常数较高的钽的氧化物作为栅绝缘层3，故其厚度比现有技术大幅降低。
[0036]当然，应当理解，以上例子并不是对本发明的限定，薄膜晶体管中的其他绝缘层，也可用V B族金属的氧化物制造。
[0037]优选的，上述包括V B族金属的氧化物的绝缘层与栅极4、源极61和漏极62中至少一个电极接触，而在与上述包括V B族金属的氧化物的绝缘层接触的栅极4、源极61和漏极62中，有至少一个电极包括与上述V B族金属的氧化物对应的V B族金属。
[0038]也就是说，薄膜晶体管的栅极4、源极61和漏极62等必然与绝缘层接触，当其接触的绝缘层包括V B族金属的氧化物时，则该栅极4、源极61和漏极62包括相应的V B族金属，更优选由相应的V B族金属构成。
[0039]例如，若栅绝缘层3包括五氧化二钽和/或三氧化二钽，则栅极4包括钽。
[0040]这是因为，绝缘层的晶格常数优选和其所接触的电极的晶格常数比较接近，从而使二者在接触区域的原子排布更规整，减少缺陷，这有利于绝缘层厚度的降低；而金属(如钽)和其对应氧化物(如钽的氧化物)间往往具有比较相似的晶格常数，最有利于实现二者的晶格匹配。
[0041]本实施例还提供一种上述薄膜晶体管的制备方法，其包括