开关元件的制作方法
【技术领域】
[0001]本说明书所公开的技术涉及一种开关元件。
【背景技术】
[0002]在专利文献I中公开了一种具有第一氮化物层、与第一氮化物层形成异质结的第二氮化物层、与第二氮化物层相接的P型氮化物层、与P型氮化物层相接的η型氮化物层和与η型氮化物层连接的栅电极的HEMT(High Electron Mobility Transistor:高电子迀移率晶体管)。该HEMT将被形成在第一氮化物层与第二氮化物层的界面上的2DEG(Two-Dimens1nal Electron Gas:二维电子气)沟道作为电流路径而使用。由于当栅电压较低时，通过从P型氮化物层延伸的耗尽层，而使所述界面的一部分被耗尽化，因此不会在被耗尽化的区域形成2DEG沟道。因此HEMT断开。由于当栅电压上升时，所述界面的耗尽层会消失，因此在整个所述界面上形成2DEG沟道。因此，HEMT导通。S卩，该HEMT为正常关断型。而且，在专利文献I的HEMT中，在栅电极与P型氮化物层之间配置有η型氮化物层。当栅电压上升时，反向电压将被施加于η型氮化物层与P型氮化物层之间的png。由此，可对栅极漏电流(即，从栅电极流向第一氮化物层及第二氮化物层的电流)进行抑制。
[0003]由于在专利文献I的HEMT中，在栅电极与P型氮化物层之间配置有η型氮化物层，因此，当栅电压上升时，会在η型氮化物层与P型氮化物层之间产生电位差。因此，当栅电压上升时，η型氮化物层的电位上升至与栅电极大致相同的电位，而P型氮化物层的电位并未上升这么多。当像这样P型氮化物层的电位难以上升时，若不使栅电压上升至比较高的值，则从P型氮化物层延伸的耗尽层不会消失，从而HEMT不会导通。如此，专利文献I的HEMT存在栅极阈值较高的问题。因此，在本说明书中，提供一种栅极漏电流较小且栅极阈值较低的开关元件。
[0004]在先技术文献
[0005]专利文献
[0006]专利文献1:日本特开2013-080894号公报
【发明内容】
[0007]本说明书所公开的开关元件具备:第一半导体层；第二半导体层，其为第一导电型，并被配置在所述第一半导体层上，且与所述第一半导体层形成异质结；第三半导体层，其为第二导电型，并被配置在所述第二半导体层上；第四半导体层，其为第二导电型，并被配置在所述第三半导体层上，且与所述第三半导体层形成异质结；栅电极，其与所述第四半导体层电连接。另外，在本说明书中，第一导电型是指η型和P型中的任意一种导电型，第二导电型是指与第一导电型不同的导电型。
[0008]在该开关元件中，将第一半导体层与第二半导体层的界面的载气(S卩，2DEG或2DHG(Two-Dimens1nal Hole Gas:二维空穴气))作为电流路径而使用。在栅电压较低的状态下，通过从第三半导体层延伸的耗尽层而使所述界面被耗尽化，从而开关元件断开。当栅电压上升时，所述界面的耗尽层将消失，因此开关元件导通。而且，在该开关元件中，在栅电极与第三半导体层之间形成与第三半导体层同为第二导电型并与第三半导体层形成异质结的第四半导体层。在第三半导体层与第四半导体层的界面的异质结部形成屏障。因此，在施加了栅电压时，可通过异质结部的屏障来对电流从第四半导体层流向第三半导体层的情况进行抑制。即，可对栅极漏电流进行抑制。另一方面，由于第三半导体层与第四半导体层同为第二导电型，因此当栅电压上升时，在第三半导体层与第四半导体层之间几乎不会产生电位差。因此，该开关元件的栅及阈值较低。
【附图说明】
[0009]图1为实施例1的HEMTlO的纵剖视图。
[0010]图2为图1的A-A线处的带隙图。
[0011 ]图3为对实施例1的HEMTlO与现有的HEMT的特性进行比较的曲线图。
[0012]图4为比较例的HEMT的纵剖视图。
[0013]图5为实施例1的HEMTlO的制造工序说明图。
[0014]图6为实施例1的HEMTlO的制造工序说明图。
[0015]图7为实施例1的HEMTlO的制造工序说明图。
[0016]图8为实施例1的HEMTlO的制造工序说明图。
[0017]图9为实施例1的HEMTlO的制造工序说明图。
[0018]图10为实施例1的HEMTlO的制造工序说明图。
[0019]图11为实施例2的HEMT的纵剖视图。
【具体实施方式】
[0020]首先，对在下文中进行说明的实施例的特征进行列举。
[0021](特征I)第三半导体层的第二导电型杂质浓度高于第四半导体层的第二导电型杂质浓度。
[0022](特征2)第一半导体层、第二半导体层、第三半导体层以及第四半导体层为氮化物半导体层。
[0023](特征3)第一半导体层为GaN层，第二半导体层为η型的AlGaN层，第三半导体层为P型的GaN层，第四半导体层为AlxGa1^N层，并且O < X < 0.2。另外，在上述的各个化合物中，未附下标的元素能够采用任意的比率。
[0024](特征4)或者，第一半导体层为GaN层，第二半导体层为η型或无掺杂的AlGaN层，第三半导体层为P型的GaN层，第四半导体层为InyAlxGa1^N层，并且，可以为与第三半导体层相比带隙较大的层。
[0025](特征5)栅电极直接或者隔着第二导电型半导体层而与第四半导体层连接。
[0026]图1所示实施例的HEMTlO具有基板12、缓冲层14、电子传输层16、电子供给层18、绝缘膜20、P型GaN层22、P型AlGaN层24、ρ型GaN层26、栅电极28、源极电极30以及漏极电极32。
[0027]基板12由硅构成。但基板12也可以由能够使化合物半导体层在表面上结晶生长的其他的材料(例如，蓝宝石、SiC、GaN等)构成。
[0028]缓冲层14由GaN (或AlGaN等)构成。但缓冲层14也可以由AlN等其他的材料构成。缓冲层14被形成在基板12上。
[0029]电子传输层16由i型(即无掺杂型)的GaN构成。电子传输层16被形成在缓冲层14上。
[0030]电子供给层18由η型的AlyGa1J构成(0.18 < y < 0.20)。电子供给层18中的η型杂质浓度极低。电子供给层18被形成在电子传输层16上。电子供给层18与电子传输层16的界面18a成为异质结界面。在异质结界面18a上形成有2DEG (二维电子气)。
[0031]ρ型GaN层22由ρ型的GaN构成。在P型GaN层22中，作为ρ型杂质而含有Mg。P型GaN层22被形成在电子供给层18上。ρ型GaN层22与电子供给层18的表面的一部分相连接。
[0032]ρ 型 AlGaN 层 24 由 ρ 型的 AlxGa^xN (O < χ < 0.2)构成。在 ρ 型 AlGaN 层 24 中，作为P型杂质而含有Mg。P型AlGaN层24的ρ型杂质(即Mg)的浓度低于ρ型GaN层22的P型杂质(即Mg)的浓度。P型AlGaN层24被形成在ρ型GaN层22上。ρ型AlGaN层24与ρ型GaN层22的界面24a形成为异质结界面。
[0033]ρ型GaN层26由ρ型的GaN构成。在P型GaN层26中，作为ρ型杂质而含有Mg。P型GaN层26的ρ型杂质(即Mg)的浓度高于ρ型GaN层22的ρ型杂质(即Mg)的浓度。P型GaN层26被形成在ρ型AlGaN层24上。
[0034]栅电极28被形成在ρ型GaN层26上。由于P型GaN层26的ρ型杂质的浓度较高，因此栅电极28与ρ型GaN层26欧姆接触。
[0035]源极电极30和漏极电极32被形成在电子供给层18上。在俯视观察电子供给层18的表面时，在源极电极30与漏极电极32之间配置有ρ型GaN层22、ρ型AlGaN层24、ρ型GaN层26以及栅电极28。
[0036]绝缘膜20对电子供给层18的表面和ρ型GaN层22、ρ型AlGaN层24及ρ型GaN层26的侧面进行覆盖。
[0037]对HEMTlO的动作进行说明。在使HEMTlO进行动作时，向漏极电极32与源极电极30之间施加使漏极电极32成为正的电压。如上所述，在异质结界面18a上形成有2DEG。但是，在被施加于栅电极28上的栅电压小于阈值的情况下，耗尽层会从ρ型GaN层22扩散到电子供给层18以及电子传输层16内。此时，耗尽层到达ρ型GaN层22的正下方的异质结界面18a，从而在ρ型GaN层22的正下方未形成2DEG。因此，在栅电压小于阈值的情况下，电流不会在漏极电极32与源极电极30之间流通。当使栅电压上升至阈值以上时，P型GaN层22的电位将上升。于是，耗尽层向P型GaN层22侧后退，从而电子供给层18以及电子传输层16内的耗尽层基本消失。于是，在P型GaN层22的正下方的异质结界面18a上也产生2DEG。即，在大致整个异质结界面18a上产生2DEG。因此，电子在2DEG内从源极电极30向漏极电极32进行传输。即，HEMTlO导通。
[0038]在施加栅电压时，微电流(栅极漏电流)从栅电极28流向电子供给层18。在HEMTlO中，可对栅极漏电流进行抑制。图2图示了图1的A-A线处的各个半导体层的带隙。另外，在图2中，Ef为费米能级，E。为传导带的下端的能级，Ev为价电子带的上端的能级。而且，图2图示了栅电压为OV的状态(即，HEMTlO处于断开的状态)。如上所述，在HEMTlO中，在P型AlGaN层24与ρ型GaN层22之间形成有异质结界面24a。如图2所述，在异质结界面24a处，价电子带的上端的能级Ev局部地向下侧突出。该能级E v的凸部50成为屏障，可对漏电流进行抑制。即，当施加栅电压时，如图2中的箭头100所示，空穴从ρ型AlGaN层24流向ρ型GaN层22。由于凸部50成为欲如箭头100所示那样流通的空穴的屏障，因此可对空穴从P型AlGaN层24流向ρ型GaN层22的情况进行抑制。由此，可对栅极漏电流进行抑制。
[0039]此外，如图1所示，在HEMTlO中，在栅电极28与ρ型GaN层22之间仅存在有ρ型半导体层(即，P型AlGaN层24与ρ型GaN层26)。换言之，栅电极28仅隔着ρ型半导体层而与ρ型GaN层22电连接。由于ρ型GaN层22、ρ型AlGaN层24以及ρ型GaN层26全部为P型半导体层，因此在这些半导体层之间几乎不会产生电位差。因此，栅电极28与ρ型GaN层22成为大致相同的电位。因此，当使栅电压上升时，P型GaN层22的电位也随之上升，从而HEMTlO易于导通。因此，HEMTlO的栅极阈值(即，用于使HEMTlO导通所需的栅电压)较低。
[0040]图3为对本实施例的HEMTlO与现有的HEMT (栅电极28与ρ型GaN层22直接连接的类型的ΗΕΜΤ)的特性进行比较的曲线图。图3的实线表示Vgs-1ds特性(将漏极-源极间电压Vds设为IV时的栅极-源极间电压Vgs与漏极-源极间电流Ids的关系)。在本实施例的HEMTlO和现有的HEMT中，Vgs-1ds特性大致一致。因此，在图3中仅图示了一个实线的曲线图。如此，本实施例的HEMTlO具有与现有的HEMTlO同样较低的栅极阈值。
[0041]此外，图3的虚线表示Vgs-1gs特性(将漏极-源极间电压Vds设为IV时的栅极-源极间电压Vgs与栅极-源极间电流Igs的关系)。电流