低吸收led外延结构及其制备方法
【技术领域】
[0001]本发明涉及半导体发光器件技术领域，尤其涉及一种低吸收LED外延结构及其制备方法。
【背景技术】
[0002]发光二极管(Light-Emitting D1de，LED)作为一种高效、环保和绿色新型固态照明光源，具有体积小、重量轻、寿命长、可靠性高及使用功耗低等优点，使其得以广泛应用。特别地，随着LED行业的迅猛发展，LED在照明领域的应用所占比例越来越高。随着大功率LED芯片在照明领域广泛应用，对大功率LED芯片发光效率要求与日倶增。
[0003]传统的LED芯片其P型层的厚度一般在200nm~300nm，因此，其发光效果并不理想。
【发明内容】
[0004]本发明的目的在于提供一种低吸收LED外延结构及其制备方法。
[0005]为了实现上述目的，本发明一实施方式提供一种低吸收LED外延结构，所述低吸收LED外延结构从下向上依次包括:
衬底，N型GaN层，MQff有源层，P型层；
所述P型层从下到上依次包括:P型电子阻挡层，P型GaN层，P型InGaN接触层；
其中，所述P型层的厚度取值范围为50nm~100nm。
[0006]作为本实施方式的进一步改进，所述P型层的厚度为65nm。
[0007]作为本实施方式的进一步改进，所述P型电子阻挡层的厚度取值范围为:30nm~60nm，所述P型GaN层的厚度取值范围为:15nm~30nm，所述P型InGaN接触层的厚度取值范围为:5nm~10nmo
[0008]作为本实施方式的进一步改进，所述P型电子阻挡层，P型GaN层，P型InGaN接触层的厚度比为8:4:1。
[0009]作为本实施方式的进一步改进，所述P型电子阻挡层，P型GaN层，P型InGaN接触层的厚度分别为40nm，20nm, 5nm。
[0010]作为本实施方式的进一步改进，所述P型电子阻挡层为P型超晶格GaN/p-1nAlGaN电子阻挡层，所述GaN与InAlGaN的厚度比为1:2。
[0011]为了实现上述发明目的之一，本实施方式的一种低吸收LED外延结构的制备方法包括:
提供一衬底；
在所述衬底上生长N型GaN层；
在所述N型GaN层上生长MQW有源层；
在所述MQW有源层上生长P型层；所述P型层的厚度取值范围为50nm~100nm ；
其中，“在所述MQW有源层上生长P型层；”具体包括:
在所述MQW有源层上生长P型电子阻挡层； 在所述P型电子阻挡层上生长P型GaN层；
在所述P型GaN层上P型InGaN接触层。
[0012]作为本实施方式的进一步改进，所述P型电子阻挡层的生长温度的取值范围为7600C ~820°C，所述P型电子阻挡层的厚度取值范围为:30nm~60nm。
[0013]作为本实施方式的进一步改进，所述P型GaN层的生长温度的取值范围为9300C ~960°C，所述P型GaN层的厚度取值范围为:15nm~30nm。
[0014]作为本实施方式的进一步改进，所述P型InGaN接触层的生长温度的取值范围为8900C ~930°C，其Mg原子掺杂浓度大于lE21cm 3，所述P型InGaN接触层的厚度取值范围为:5nm~10nmo
[0015]与现有技术相比，本发明的有益效果是:本发明的低吸收LED外延结构及其制备方法，其P型层的厚度取值范围降为50nm~100nm，降低了 P型层对光的吸收，从而提高LED芯片的发光亮度；同时，由于P型层厚度减薄，相比旧的LED外延片制造工艺，其单炉生长时间减少，产能提升10%以上。
【附图说明】
[0016]图1是本发明一实施方式中低吸收LED外延结构的结构示意图；
图2是本发明另一实施方式中低吸收LED外延结构的结构示意图；
图3是本发明一实施方式中低吸收LED外延结构的制备方法的流程示意图；
图4为本发明一实施方式的低吸收LED外延结构与现有技术的低吸收LED外延结构的亮度对比芯片测试数据。
【具体实施方式】
[0017]以下将结合附图所示的【具体实施方式】对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
[0018]如图1所示，本发明提供的低吸收LED外延结构，低吸收LED外延结构从下向上依次包括:衬底10，N型GaN层20，MQff有源层30，P型层40。
[0019]本发明一实施方式中，衬底10的材料为蓝宝石衬底，当然，在本发明的其他实施方式中，衬底10也可以为其他衬底材料，如S1、SiC等。
[0020]本发明一实施方式中，N型GaN层20为高温N型GaN层。
[0021]本发明一实施方式中，MQW有源层30为多量子阱发光层。
[0022]本发明的P型层40的厚度取值范围为50nm~100nm。本发明优选实施方式中，P型层40的厚度为65nm。
[0023]本发明具体示例中，P型层40从下到上依次包括:P型电子阻挡层41，P型GaN层42，P型InGaN接触层43。
[0024]其中，P型电子阻挡层41的厚度取值范围为:30nm~60nm，P型GaN层42的厚度取值范围为:15nm~30nm，P型InGaN接触层43的厚度取值范围为:5nm~10nmo
[0025]本发明一优选实施方式中，P型电子阻挡层41，P型GaN层42，P型InGaN接触层43的厚度比为8:4:lo
[0026]本发明一优选实施方式中，P型电子阻挡层41，P型GaN层42，P型InGaN接触层43的厚度分别为40nm，20nm，5nm。
[0027]本发明一具体示例中，P型电子阻挡层41为P型超晶格GaN/p-1nAlGaN电子阻挡层，所述GaN与InAlGaN的厚度比为1:2。
[0028]本发明一实施方式中，P型GaN层42为高温P型GaN层。
[0029]本发明一实施方式中，P型InGaN接触层43为高浓度Mg掺杂P型InGaN接触层，其中，Mg原子掺杂浓度大于lE21cm3。
[0030]上述实施方式中，将所述P型层的厚度取值范围降为50nm~100nm，降低了所述P型层对光的吸收，从而提高LED芯片的发光亮度。
[0031]如图2所示，图1所示低吸收LED外延结构的基础上，本发明一实施方式中，所述低吸收LED外延结构还包括:生长于衬底10和N型GaN层20之间的成核层51。
[0032]其中，成核层51优选低温GaN成核层，并将TMGa作为Ga源。
[0033]如图2，图1所示低吸收LED外延结构的基础上，本发明一实施方式中，所述低吸收LED外延结构还包括:生长于衬底10和N型GaN层20之间的氮化物缓冲层52。
[0034]氮化物缓冲层52可为GaN缓冲层或AlN缓冲层；当然，在本发明的其他实施方式中，GaN缓冲层还可以包括高温条件下生长的高温GaN缓冲层和低温条件下生长的低温GaN缓冲层，在此不做详细赘述。
[0035]如图2所示，图1所示低吸收LED外延结构的基础上，本发明一实施方式中，所述低吸收LED外延结构还包括:生长于衬底10和N型GaN层20之间的非故意掺杂GaN层53。
[0036]当然，在本发明的其他实施方式中，上述成核层51、氮化物缓冲层52、非故意掺杂GaN层53还可以任意组合加入到低吸收LED外延结构中，例如:低吸收LED外延结构从下向上依次包括:衬底10、成核层51、氮化物缓冲层52、非故意掺杂GaN层53、N型GaN层20、MQff有源层30、P型层40，在此不做详细赘述。
[0037]结合图3所示，本发明一实施方式中，公开一种低吸收LED外延结构的制备方法，所述方法包括:
51、提供一衬底；
52、在所述衬底上生长N型GaN层；
53、在所述N型GaN层上生长MQW有源层；
54、在所述MQW有源层上生长P型层；
所述步骤S4具体包括:
541、在所述MQW有源层上生长P型电子阻挡层；
542、在所述P型电子阻挡层上生长P型GaN层；
S42、在所述P型GaN层上P型InGaN接触层。
[0038]其中，所述P型层的厚度取值范围为50nm~100nm。
[0039]本发明优选实施方式中，所述P型层的厚度为65nm。
[0040]本发明具体示例中，所述P型电子阻挡层的厚度取值范围为:30nm~60nm，所述P型GaN层的厚度取值范围为:15nm~30nm，所述P型InGaN接触层的厚度取值范围为:5nm?10nmo
[004