本实用新型涉及半导体制造领域，尤其涉及一种基于硅衬底P型沟道场效应晶体管。
背景技术：
根据摩尔定律，“集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。”大抵而言，若在相同面积的晶圆下生产同样规格的IC，随着制程技术的进步，每隔一年半，IC产出量就可增加一倍，换算为成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩尔定律延伸，IC技术每隔一年半推进一个世代。国际上半导体厂商基本都遵循着该项定律。
但是，国际上最大的芯片制造厂商英特尔日前宣布将推迟旗下基于10纳米制造技术的Cannonlake芯片的发布时间，推迟至2017年下半年，而Cannonlake芯片原定的发布日期是2016年。英特尔公司首席执行官Brian Krzanich在电话会议上表示，“由于要用各类相关技术，而每一种技术都有其自身一系列的复杂性和难度，从14纳米到10纳米和从22纳米到14纳米不是一回事。如果想大规模生产，光刻技术会更加困难，而且，完成多样式步骤的数目会不断增加。”英特尔一直以来遵循每两年缩小晶体管面积一半的时间表，也就是俗称的“摩尔定律”，上述消息令时间表出现裂痕，究其原因是构造芯片变得越来越小也越复杂，功耗越来越难以降低，而且各种短沟道效应难以克服。
因此，半导体技术虽然日益进步，但受制于物理定律，最小尺寸不可能过小，为延续半导体摩尔定律的有效性，采用新的物料来制作处理器晶体管已经刻不容缓。目前已经已有不少研究机构，透过为硅材料整合更高性能的材料，例如采用化合物半导体材料如GaAs/InP(如砷化铟镓与磷化铟)等，形成所谓的宽禁带III-V沟道的晶体管，可增进p-type迁移率和提供高载流子速度与高驱动电流，这种新的化合物半导体可望超越硅材料本身性能，维持摩尔定律，实现持续等比例缩小。
但该项方案目前也遇到了不少问题，主要存在两方面的挑战，一方面，硅基材料和化合物半导体材料如GaAs/InP等存在大的晶格常数差，一直无法克服材料之间原子晶格难以匹配的挑战；另一方面，通常Si基晶体管由P型沟道晶体管和n型沟道晶体管结合构成CMOS结构运用于大规模数字领域，而通常III-V如GaAs器件方面n沟道器件容易实现，而P沟道器件受限于掺杂工程和外延制程难以实现以及低空穴迁移率(200-400cm2V-1sec-1)，目前结合n-沟道和P-沟道的GaAs晶体管由于两者迁移率相差太大无法实现CMOS同样电路结构，极大的阻碍了GaAs器件在数字电路领域的应用。
技术实现要素：
本实用新型实施例通过提供一种基于硅衬底P型沟道场效应晶体管，解决了现有技术中的晶体管采用N沟道和P沟道，由于两者迁移率相差太大，无法实现CMOS同样电路结构的技术问题。
为了解决上述技术问题，本实用新型实施例提供了一种基于硅衬底P型沟道场效应晶体管，包括由下至上的衬底、低温GaSb/AlSb超晶格缓冲层、AlGaSb缓冲层、GaSb沟道层、AlSb隔离层、AlGaSb势垒层、所述AlGaSb势垒层上一端面的第一梯度InXGa1-XSb帽层和相对另一端面的第二梯度InXGa1-XSb帽层，还包括形成于第一梯度InXGa1-XSb帽层上的源极和第二梯度InXGa1-XSb帽层上的漏极，形成于第一梯度InXGa1-XSb帽层和第二梯度InXGa1-XSb帽层之间且位于AlGaSb势垒层上的栅极，所述AlGaSb势垒层具体为P型掺杂结构，与GaSb沟道层之间形成二维空穴气。
进一步地，所述衬底具体为P型衬底，采用Si、SiC、GaN、蓝宝石、金刚石中的任意一种材料。
进一步地，所述低温GaSb/AlSb超晶格缓冲层具体为多层结构，厚度为300～800nm。
进一步地，所述AlGaSb缓冲层不掺杂，厚度为300～800nm。
进一步地，所述GaSb沟道层不掺杂，厚度为30～100nm，所述GaSb沟道层与AlGaSb势垒层接触处5nm区域形成二维空穴气。
进一步地，所述AlSb隔离层不掺杂，厚度为2～5nm。
进一步地，所述AlGaSb势垒层的厚度为15～40nm。
进一步地，所述第一梯度InXGa1-XSb帽层和第二梯度InXGa1-XSb帽层的厚度均为15～40nm。
采用本实用新型中的一个或者多个技术方案，具有如下有益效果：
1、本实用新型所形成基于硅衬底的高迁移率P型MODFET可与常规Si基CMOS高速逻辑电路器件工艺兼容，采用特殊的LT GaSb/AISb多周期超晶格结构形成quantum wells(量子阱)和AlGaSb缓冲层，有效的克服了缓冲层材料与硅材料之间原子晶格难以匹配的挑战，同时可用于吸收Si衬底与后续外延层之间因为晶格失配产生的应力，过滤掉衬底产生的散射中心，避免产生晶格驰豫。
2、本本实用新型所形成的P沟道MODFET器件可以与n沟道GaAs HEMT，或pHEMT，或mHEMT器件构成III-V CMOS结构，极大的拓宽GaAs器件在数字电路领域的应用。
3、本实用新型所形成的P沟道MODFET器件可通过化合物半导体材料提供更高p-tpye的迁移率和高载流子速度与高驱动电流的III-V族晶体管通道并可改进III-V中n型和P型器件迁移率巨大差别的问题。
4、本实用新型所形成的宽禁带P沟道MODFET器件有效的改善晶体管等比例缩小过程中带来短沟道效应并降低功耗。
5、本实用新型所形成的P沟道MODFET器件有效的克服摩尔定律，打破极限，维持半导体产业等比例缩小进程。
附图说明
图1为本实用新型实施例中基于硅衬底P型沟道场效应晶体管结构示意图。
具体实施方式
本实用新型实施例通过提供一种基于硅衬底P型沟道场效应晶体管，解决了现有技术中的晶体管采用N沟道和P沟道，由于两者迁移率相差太大，无法实现CMOS同样电路结构的技术问题。
为了解决上述技术问题，下面将结合说明书附图以及具体的实施方式对本实用新型的技术方案进行详细的说明。
本实用新型实施例提供的一种基于硅衬底P型沟道场效应晶体管，如图1所示，包括由下至上的衬底10、低温GaSb/AlSb超晶格缓冲层20、AlGaSb缓冲层30、GaSb沟道层40、AlSb隔离层50、AlGaSb势垒层60、该AlGaSb势垒层60上一端面的第一梯度InXGa1-XSb帽层701和相对另一端面的第二梯度InXGa1-XSb帽层702，还包括形成于第一梯度InXGa1-XSb帽层701上的源极S和第二梯度InXGa1-XSb帽层702上的漏极D，形成于第一梯度InXGa1-XSb帽层701和第二梯度InXGa1-XSb帽层702之间且位于AlGaSb势垒层60上的栅极G，该AlGaSb势垒层60具体为P型掺杂结构，与GaSb沟道层40之间形成二维空穴气。
在具体的实施方式中，该衬底10具体为P型衬底，采用Si、SiC、GaN、蓝宝石、金刚石中的任意一种材料，主要用于支撑作用。
该低温GaSb/AlSb超晶格缓冲层20具体为多层结构，形成GaSb/AlSb量子阱，主要是采用低温(LT)生长方式，不掺杂，厚度为300～800nm，用于吸收衬底与后续外延层之间因晶格失配产生的应力，避免产生晶格驰豫，同时隔离衬底的缺陷向沟道扩散。
该AlGaSb缓冲层30不掺杂，厚度为300～800nm，Al的含量小于40％，衬底到沟道层之间的缓冲层，可用于吸收衬底与后续外延层之间因为晶格失配产生的应力。
该GaSb沟道层40不掺杂，厚度为30～100nm，该GaSb沟道层40与AlGaSb势垒层60接触处5nm区域形成二维空穴气(2DHG)。
该AlSb隔离层50不掺杂，厚度为2～5nm，在GaSb沟道层40和AlGaSb势垒层60之间插入一层禁带更宽的AlSb隔离层50，主要用来隔离开AlGaSb势垒层60散射杂质单元对GaSb沟道层二维空穴气的影响，提高沟道2DHG的迁移率和浓度。
该AlGaSb势垒层60的厚度为15-40nm，采用P+型掺杂，体掺杂(Be或C或Mg)的剂量为1×1018cm-3～3×1018cm-3，用于和栅极G金属形成肖特基接触和提供GaSb沟道层40的自由空穴。
该第一梯度InXGa1-XSb帽层和第二梯度InXGa1-XSb帽层的厚度均为15～40nm，其中In含量从0逐步升为0.5，厚度为15～40nm，P+掺杂，体掺杂(Be或C或Mg)的剂量为5×1018cm-3～2×1019cm-3，用以保护势垒层不被氧化，同时用以降低欧姆接触电阻率。
具体的制作过程：
在依次形成衬底10、低温GaSb/AlSb超晶格缓冲层20、AlGaSb缓冲层30、GaSb沟道层40、AlSb隔离层50、AlGaSb势垒层60、InXGa1-XSb帽层上经过如下步骤：
第一步，采用光刻和湿法刻蚀形成隔离台面，采用H3PO4:H2O2:H2O＝3:1:50配方的化学试剂进行刻蚀隔离，刻蚀InXGa1-XSb帽层、AlGaSb势垒层、GaSb沟道层，直到AlGaSb缓冲层，形成一个隔离区，腐蚀时间80s完成1800A隔离高度，以提供互相隔离的接近平面结构的有源区；
第二步，光刻,蒸发Ti/Pt/Au金属,再经常规剥离工艺形成欧姆接触的源漏电极，通常这层是做在有源层最上边的cap(帽层)上，用以降低接触电阻率，再辅以高温退火(>350度)，形成良好欧姆接触；
第三步，采用光刻胶作掩膜，露出器件gate窗口区域，湿法刻蚀掉gate区域的GaSb cap。
第四步，完成栅工艺，蒸发Ti/Pt/Au金属,再经常规剥离工艺形成栅极金属。
采用上述工艺形成的基于硅衬底P型沟道场效应晶体管，可实现超高空穴迁移率(近千的迁移率)，有效地提升P型HFET迁移率以改进III-V中n型和P型器件迁移率巨大差别的问题。
而且，外延结构采用硅基衬底异质集成方式实现，其特殊的LT GaSb/AISb多周期超晶格结构形成quantum wells(量子阱)和AlGaSb缓冲层，有效的克服了缓冲层材料与硅材料之间原子晶格难以匹配的挑战，同时可用于吸收Si衬底与后续外延层之间因为晶格失配产生的应力，过滤掉衬底产生的散射中心，避免产生晶格驰豫。该外延结构中使用的衬底为P-type Si衬底，实现了与硅基异质集成。
因此，在本实用新型中，利用MOCVD或MBE设备，通过特殊应其特殊的GaSb/AISb多周期超晶格结构形成quantum wells(量子阱)缓冲层结构，解决了硅基衬底和化合物半导体材料8％的晶格不匹配的问题，有效的克服了缓冲层材料与硅材料之间原子晶格难以匹配的挑战，过滤掉Si衬底产生的散射中心。同时通过P型调制掺杂实现了基于硅衬底的高迁移率P沟道AlGaSb/GaSb MODFET结构并有效地提升P型HFET迁移率以改进III-V中n型和P型器件迁移率巨大差别的问题。本发明可结合其他硅基n-沟道GaAs HEMT，或pHEMT，或mHEMT形成所谓的宽禁带III-V CMOS晶体管结构，可提供更高载子速度与更高驱动电流，这种新的化合物半导体可望超越硅材料本身性能，维持摩尔定律，有效的减小了芯片面积，实现晶体管持续等比例缩小。
尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。