一种硅衬底及其制造方法
【专利摘要】本发明提供一种硅衬底及其制造方法，所述制造方法包括步骤：1）提供第一硅片及第二硅片，分别于所述第一硅片的表面及第二硅片的表面形成第一多晶硅层及第二多晶硅层；2）键合所述第一多晶硅层及第二多晶硅层。本发明采用多晶硅的吸杂作用代替BMD的吸杂作用，采用本发明的制造方法可以制作出低BMD的硅衬底。本发明的硅衬底具有较高的稳定性，BMD不需要随半导体工艺热制程的变化而变化，也不需要在硅片的拉晶过程中用故意增加BMD的浓度。本发明步骤和结构简单，适用于工业生产。
【专利说明】
一种硅衬底及其制造方法
技术领域
[0001]本发明属于半导体制造领域，特别是涉及一种硅衬底及其制造方法。
【背景技术】
[0002]21世纪将是全球信息化高度发展的世纪，以集成电路工业为基础的信息产业在全球经济中的战略地位不断提升，已经超越钢铁、汽车成为世界第一大产业。集成电路目前正朝着“更快、更好、更便宜”的方向发展，在技术特征上表现为“器件特征线宽更小，硅片直径更大"。根据“硅工业协会”在2005年发布的《国际半导体技术指南》预测，到2015年，集成电路的特征线宽将缩小到25nm，而同时硅片直径将增大到450mm。集成电路现在正处于从深亚微米尺度向纳米尺度过渡的发展阶段，对作为集成电路基础的硅单晶材料提出了新的挑战，使得直拉硅单晶正朝着“高完整性、高均匀性、大直径”的方向发展。氧是直拉硅中最重要的非故意掺入的杂质，它是在晶体生长过程中由石英坩祸引入的，在硅中往往高达117?10 isVcm3数量级，通常处于过饱和状态。氧原子在晶体生长的冷却过程中会聚集形成原生氧沉淀，并在后续集成电路制造的热工艺过程中进一步长大。氧沉淀是直拉硅中最重要的微缺陷，对单晶的性质和集成电路的成品率有着重要的影响。一方面，尺寸合适的氧沉淀有利于提高硅片的机械性能，从而抑制硅片在器件高温制作过程中的翘曲，另一方面，硅片体内的氧沉淀及其诱生缺陷可以作为吸杂点，有效吸除在集成电路制造过程中引入到硅片表面的金属沾污，这就是所谓的内吸杂，是硅片缺陷工程的重要应用之一。在集成电路制造过程中控制和利用氧沉淀被认为是硅片缺陷工程的核心问题。在硅片的近表面区域中形成无晶体缺陷和金属杂质的洁净区，以及在体内形成高密度体微缺陷(bulk-microdefect，BMD)，将有利于提高集成电路的成品率。然而，随着直拉硅的大直径化，硅中氧含量有所降低，另一方面集成电路制造的热预算较以前有显著降低，这两方面都不利于氧沉淀的生成从而削弱了硅片的内吸杂能力，因此传统内吸杂工艺受到了挑战。
[0003]半导体前沿技术对娃片对金属的吸杂性能的要求越来越高，娃片的吸杂性能现在主要依靠娃片体内的体微缺陷(bulk-micro defect，BMD)，例如，对于28nm线宽工艺来说，娃片内的BMD浓度要求需要大于lE8ea/cm3。
[0004]然而，硅片内的BMD不能无限增多，如果BMD太多，在半导体制造工艺过程中会引起硅片的微变形，在光刻时会起覆盖问题。
[0005]另外，BMD除了和硅片本身有关外，还和半导体工艺的热制程息息相关，现行方法及其缺点:第一、要控制拉晶过程中硅片原物料本身BMD，第二、要控制半导体工艺热制程不会造成BMD增多变大，而造成硅片的微变形，第三、BMD是动态变化的，受半导体工艺热制程的影响，硅片本体BMD要和半导体工艺热制程相匹配，如果硅片本体BMD和半导体工艺热制程两者之一发生变化，都要对两者进行重新评估。
[0006]鉴于以上原因，提供一种制作低BMD的硅衬底实属必要。
【发明内容】
[0007]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅衬底及其制造方法，用于解决现有技术中硅片中BMD含量需求较高的问题。
[0008]为实现上述目的及其他相关目的，本发明提供一种硅衬底的制造方法，所述制造方法包括步骤:
[0009]I)提供第一硅片及第二硅片，分别于所述第一硅片的表面及第二硅片的表面形成第一多晶硅层及第二多晶硅层；
[0010]2)键合所述第一多晶硅层及第二多晶硅层。
[0011]作为本发明的硅衬底的制造方法的一种优选方案，步骤I)中，所述第一硅片及第二娃片中的体微缺陷浓度为不大于lE6ea/cm3。
[0012]作为本发明的硅衬底的制造方法的一种优选方案，步骤I)中，采用化学气相沉积法分别于所述第一硅片的表面及第二硅片的表面形成第一多晶硅层及第二多晶硅层。
[0013]进一步地，所述化学气相沉积法采用的前驱物为SiH4，反应温度范围为500?7000C，反应气压范围为0.5?0.2Torr。
[0014]作为本发明的硅衬底的制造方法的一种优选方案，所述第一多晶硅层及第二多晶硅层的总厚度范围分别为700?900nm。
[0015]作为本发明的硅衬底的制造方法的一种优选方案，步骤2)包括:
[0016]2-1)分别于所述第一多晶硅层及第二多晶硅层表面形成第一氧化层及第二氧化层；
[0017]2-2)键合所述第一氧化层及第二氧化层，于所述第一多晶硅及第二多晶硅之间形成S1-O-Si键合，键合的温度范围为800?1200°C。
[0018]作为本发明的硅衬底的制造方法的一种优选方案，还包括步骤3)，减薄所述第一硅片及第二硅片，减薄后的第一硅片及第二硅片的厚度范围为700?800um。
[0019]本发明还提供一种娃衬底，包括第一娃片、结合于所述第一娃片表面的多晶娃层、以及结合于所述多晶硅层表面的第二硅片。
[0020]作为本发明的娃衬底的一种优选方案，所述第一娃片及第二娃片中的体微缺陷浓度为不大于lE8ea/cm3。
[0021]作为本发明的硅衬底的一种优选方案，所述第一硅片及第二硅片的厚度范围为700?800um，所述多晶硅层的厚度范围为1400?1800nm。
[0022]如上所述，本发明提供一种硅衬底及其制造方法，所述制造方法包括步骤:1)提供第一硅片及第二硅片，分别于所述第一硅片的表面及第二硅片的表面形成第一多晶硅层及第二多晶硅层；2)键合所述第一多晶硅层及第二多晶硅层。本发明采用多晶硅的吸杂作用代替BMD的吸杂作用，采用本发明的制造方法可以制作出低BMD的硅衬底。本发明的硅衬底具有较高的稳定性，BMD不需要随半导体工艺热制程的变化而变化，也不需要在硅片的拉晶过程中用故意增加BMD的浓度。本发明步骤和结构简单，适用于工业生产。
【附图说明】
[0023]图1显示为本发明的硅衬底的制造方法的步骤流程示意图。
[0024]图2?图3显示为本发明的硅衬底的制造方法步骤I)所呈现的结构示意图。
[0025]图4?图6显示为本发明的硅衬底的制造方法步骤2)所呈现的结构示意图。
[0026]图7显示为本发明的硅衬底的制造方法步骤3)所呈现的结构示意图。
[0027]图8显示为本发明的硅衬底的结构示意图。
[0028]元件标号说明
[0029]101第一硅片
[0030]201第二硅片
[0031]102第一多晶娃层
[0032]202第二多晶硅层
[0033]103第一氧化层
[0034]203第二氧化层
[0035]Sll?S13步骤I)?步骤3)
[0036]301第一硅片
[0037]302多晶硅层
[0038]303氧化层
[0039]304第二硅片
【具体实施方式】
[0040]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0041]请参阅图1?图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0042]实施例1
[0043]如图1?图7所示，本实施例提供一种硅衬底的制造方法，所述制造方法包括步骤:
[0044]如图1?图3所示，首先进行步骤1)S11，提供第一硅片101及第二硅片201，分别于所述第一硅片101的表面及第二硅片201的表面形成第一多晶硅层102及第二多晶硅层202.
[0045]作为示例，所述第一硅片101及第二硅片201中的体微缺陷浓度为不大于lE6ea/cm3。当然，所述第一硅片101及第二硅片201中的体微缺陷浓度也可以大于lE6ea/cm3，可以依据需求进行选择，如lE7ea/cm3、lE8ea/cm3等，但是，在选择的过程中，本发明可以选择比实际需求的BMD浓度更低的硅片。
[0046]作为示例，采用化学气相沉积法分别于所述第一硅片101的表面及第二硅片201的表面形成第一多晶硅层102及第二多晶硅层202。在本实施例中，所述化学气相沉积法采用的前驱物为SiH4，反应温度范围为500?700°C，反应气压范围为0.5?0.2Torr0具体地，采用的反应温度为620°C，反应的气压为0.1ITorr。
[0047]作为示例，所述第一多晶硅层102及第二多晶硅层202的厚度范围分别为700?900nm。在本实施例中，所述第一多晶硅层102及第二多晶硅层202的厚度800nmo
[0048]如图1及图4?图6所示，然后进行步骤2) S12，键合所述第一多晶硅层102及第二多晶硅层202。
[0049]具体地，包括步骤:
[0050]如图4所示进行步骤2-1)，分别于所述第一多晶硅层102及第二多晶硅层202表面形成第一氧化层103及第二氧化层203，在本实施例中，采用热氧化方法形成所述第一氧化层103及第二氧化层203，所述第一氧化层103及第二氧化层203的厚度为50nm。
[0051]如图5?图6所示进行步骤2-2)，键合所述第一氧化层103及第二氧化层203，于所述第一多晶硅及第二多晶硅之间形成S1-O-Si键合，键合的温度范围为800?1200°C。在本实施例中，键合的温度为1000°C。
[0052]如图1及图7所示，最后进行步骤3) S13，减薄所述第一硅片101及第二硅片201，减薄后的第一硅片101及第二硅片201的厚度范围为700?800um。
[0053]在本实施例中，采用研磨方法减薄所述第一硅片101及第二硅片201，减薄后，采用机械化学抛光法CMP对所述第一硅片101及第二硅片201的表面进行抛光，获得性能良好的硅片表面，以完成所述硅衬底的制备。
[0054]实施例2
[0055]如图8所不，本实施例提供一种娃衬底，包括第一娃片301、结合于所述第一娃片301表面的多晶硅层302、以及结合于所述多晶硅层302表面的第二硅片304。
[0056]作为不例，所述第一娃片301及第二娃片304中的体微缺陷浓度为不大于lE6ea/cm3。当然，所述第一硅片101及第二硅片201中的体微缺陷浓度也可以大于lE6ea/cm3，可以依据需求进行选择，如lE7ea/cm3、lE8ea/cm3等，但是，在选择的过程中，本发明可以选择比实际需求的BMD浓度更低的硅片。
[0057]作为示例，所述第一硅片301及第二硅片304的厚度范围为700?800um，所述多晶硅层302的厚度范围为1400?1800nm。在本实施例中，所述第一硅片301及第二硅片304的厚度为775um，所述多晶硅层302的厚度为1600nm。
[0058]作为示例，所述多晶硅层中包含有氧化层303，以于上下两层多晶硅中形成S1-O-Si键合键合。
[0059]如上所述，本发明提供一种硅衬底及其制造方法，所述制造方法包括步骤:1)提供第一硅片101及第二硅片201，分别于所述第一硅片101的表面及第二硅片201的表面形成第一多晶硅层102及第二多晶硅层202 ;2)键合所述第一多晶硅层102及第二多晶硅层202。本发明采用多晶硅的吸杂作用代替BMD的吸杂作用，采用本发明的制造方法可以制作出低BMD的硅衬底。本发明的硅衬底具有较高的稳定性，BMD不需要随半导体工艺热制程的变化而变化，也不需要在硅片的拉晶过程中用故意增加BMD的浓度。本发明步骤和结构简单，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0060]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种娃衬底的制造方法，其特征在于，所述制造方法包括步骤: 1)提供第一硅片及第二硅片，分别于所述第一硅片的表面及第二硅片的表面形成第一多晶娃层及第二多晶娃层； 2)键合所述第一多晶硅层及第二多晶硅层。2.根据权利要求1所述的硅衬底的制造方法，其特征在于:步骤I)中，所述第一硅片及第二硅片中的体微缺陷浓度为不大于lE6ea/cm3。3.根据权利要求1所述的硅衬底的制造方法，其特征在于:步骤I)中，采用化学气相沉积法分别于所述第一硅片的表面及第二硅片的表面形成第一多晶硅层及第二多晶硅层。4.根据权利要求3所述的硅衬底的制造方法，其特征在于:所述化学气相沉积法采用的前驱物为SiH4，反应温度范围为500?700°C，反应气压范围为0.5?0.2Torr。5.根据权利要求1所述的硅衬底的制造方法，其特征在于:所述第一多晶硅层及第二多晶硅层的厚度范围分别为700?900nmo6.根据权利要求1所述的硅衬底的制造方法，其特征在于:步骤2)包括: 2-1)分别于所述第一多晶硅层及第二多晶硅层表面形成第一氧化层及第二氧化层； 2-2)键合所述第一氧化层及第二氧化层，于所述第一多晶硅及第二多晶硅之间形成S1-O-Si键合，键合的温度范围为800?1200°C。7.根据权利要求1所述的硅衬底的制造方法，其特征在于:还包括步骤3)，减薄所述第一硅片及第二硅片，减薄后的第一硅片及第二硅片的厚度范围为700?800um。8.—种娃衬底，其特征在于:包括第一娃片、结合于所述第一娃片表面的多晶娃层、以及结合于所述多晶硅层表面的第二硅片。9.根据权利要求8所述的硅衬底，其特征在于:所述第一硅片及第二硅片中的体微缺陷浓度为不大于lE6ea/cm3。10.根据权利要求8所述的硅衬底，其特征在于:所述第一硅片及第二硅片的厚度范围为700?800um，所述多晶硅层的厚度范围为1400?1800nm。
【文档编号】H01L21/02GK105845548SQ201510024145
【公开日】2016年8月10日
【申请日】2015年1月16日
【发明人】谭玉荣
【申请人】中芯国际集成电路制造(上海)有限公司