半导体装置的制造方法
【专利说明】半导体装置
[0001]本申请是申请日为“2010年9月27日”、申请号为“201080047028.0”、题为“半导体器件”的分案申请。
技术领域
[0002]本发明的技术领域涉及半导体器件以及该半导体器件的制造方法。注意，此处，半导体器件是指利用半导体特性而起作用的通用元件和器件。
【背景技术】
[0003]有众多种类的金属氧化物，且金属氧化物具有各种应用。氧化铟是众所周知的材料，且已经被用于液晶显示设备等中所需要的透明电极。
[0004]一些金属氧化物具有半导体特性。具有半导体特性的金属氧化物的示例为氧化钨、氧化锡、氧化铟、和氧化锌等。已经描述了具有由这样的金属氧化物中的任意制成的沟道形成区的薄膜晶体管(见专利文献I到4以及非专利文献I等)。
[0005]附带地，不仅是单组分氧化物，还有多组分氧化物也被称为金属氧化物。例如，已知同系列化合物InGaO3 (ZnO) ? (m是自然数)是含有In、Ga和Zn的多组分氧化物(如，见非专利文献2到4等)。
[0006]含有这样的In-Ga-Zn-基氧化物的氧化物半导体也被已知为可应用于薄膜晶体管的沟道形成层(如，见专利文献5、非专利文献5和6等)。
[0007][参考文献]
[0008][专利文献]
[0009][专利文献I]日本公开专利申请N0.S60-198861
[0010][专利文献2]日本公开专利申请N0.H8-264794
[0011][专利文献3]PCT国际申请的日本翻译Hl1-505377
[0012][专利文献4]日本公开专利申请N0.2000-150900
[0013][专利文献5]日本公开专利申请N0.2004-103957
[0014][非专利文献 1]M.ff.Prins、K.0.Grosse-Holz、G.Muller、J.F.M.Cillessen、J.B.Giesbers、R.P.Weening、和 R.M.Wolf，“A ferroelectric transparent thin-filmtransistor (铁电透明薄膜晶体管)”，App1.Phys.Lett.，1996 年 6 月 17 日，68 卷，3650-3652 页
[0015][非专利文献 2]M.Nakamura, N.Kimizuka 和 T.Mohri，“The Phase Relat1ns inthe In2O3-Ga2ZnO4-ZnO System at 1350°C (在 1350°C的 In2O3-Ga2ZnO4-ZnO 系统中的相位关系)”，J.Solid State Chem.，1991，93 卷，298-315 页
[0016][非专利文献 3]Kimizuka, M.1sobe 和 M.Nakamura，“Syntheses andSingle-Crystal Data of Homologous Compounds, In2O3 (ZnO)m (m = 3,4,and5), InGaO3 (ZnO) 3, and Ga2O3 (ZnO) m (m = 7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnOSystem(In2O3-ZnGa2O4-ZnO 系统中的同系列化合物、In2O3(ZnO)m(m = 3、4、和 5)、InGaO3(ZnO)3,以及 Ga2O3(ZnO)n(m = 7、8、9、和 16)的合成与单晶数据)”，J.Solid StateChem.，1995，116 卷，170-178 页
[0017][非专利文献 4]M.Nakamura, N.Kimizuka, T.Mohri 和 M.1sobe，“Synthesesand crystal structures of new homologous compounds, indium iron zincoxides (InFeO3(ZnO)m) (m:natural number) and related compounds (新的同系列复合物，包括氧化锌(InFeO3(ZnO)ni)Gi1:自然数)和相关复合物的合成与晶体结构)”，KOTAIBUTSURI (SOLID STATE PHYSICS), 1993，28 卷，第 5 期，317-327 页
[0018][非专利文献 5] K.Nomura, H.0hta, K.Ueda, T.Kamiya, M.Hirano 和 H.Hosono，“Thin-film transistor fabricated in single-crystalline transparent oxidesemiconductor (在单晶透明氧化物半导体中制造的薄膜晶体管)”，SCIENCE, 2003, 300卷，1269-1272 页
[0019][非专利文献 6] K.Nomura, H.0hta, K.Ueda, T.Kamiya, M.Hirano 和 H.Hosono，“Room-temperature fabricat1n of transparent flexible thin-film transistorsusing amorphous oxide semiconductors (使用非晶氧化物半导体的对透明柔性薄膜晶体管的室温制造)”，NATURE, 2004, 432 卷，488-492 页
【发明内容】
[0020]场效应晶体管(是半导体器件的典型示例)一般使用诸如硅之类的材料形成。然而，使用硅等的半导体器件并不具有充足的开关特性；如，一项问题在于，在CMOS反相器电路的情况下，半导体器件由极高的流经电流所损坏，且功耗被极高的流经电流所增加。
[0021]另外，使用硅等的半导体器件的截止态电流(也被称为漏电流)并不如基本为零这样低。
[0022]因此，不管半导体器件所意在的行为如何，微小电流会发生，且因此难以确保在诸如存储器或液晶显示器之类的电荷保留半导体器件的制造情况中电荷保留的充足时间段。
[0023]进一步的问题在于截止态电流增加了功耗。由于此，本发明的一个实施例的目的在于提供具有解决上述问题的新结构的半导体器件。
[0024]本发明的一个实施例是具有使用氧化物半导体的晶体管和使用非氧化物半导体的材料的晶体管的堆叠的半导体。例如，该半导体器件可采用如下结构。
[0025]本发明的一个实施例是半导体器件，其包括第一晶体管，其包括位于含有半导体材料的衬底中的沟道形成区、杂质区(沟道形成区夹在杂质区中间)、位于沟道形成区上的第一栅绝缘层、位于第一栅绝缘层上的第一栅电极、以及电连接至该杂质区的第一源电极和第一漏电极；以及第二晶体管，其包括位于含有半导体材料的衬底上的第二栅电极、位于该第二栅电极上的第二栅绝缘层、位于该第二栅绝缘层上的氧化物半导体层、以及电连接至该氧化物半导体层的第二源电极和第二漏电极。
[0026]优选地，在上述结构中，第一栅电极和第二栅电极彼此电连接，且第一源电极或第一漏电极中的一个电连接至第二源电极或第二漏电极中的一个。此外，优选地，第一晶体管是P-型晶体管(P-沟道晶体管)，且第二晶体管是η-型晶体管(η-沟道晶体管)。
[0027]可选地，在上述结构中，第一栅电极电连接至第二源电极或第二漏电极。
[0028]优选地，在上述结构中，含有半导体材料的衬底是单晶半导体衬底或SOI衬底。特定地，半导体材料优选为硅。
[0029]优选地，在上述结构中，氧化物半导体层含有In-Ga-Zn-O基的氧化物半导体材料。具体地，氧化物半导体层优选含有In2Ga2ZnO7晶体。此外，优选地，氧化物半导体层的氢浓度为5X 11Vcm3或更小。此外，优选地，第二晶体管的截止态电流为1X10 13A或更小。
[0030]在上述结构中，可在与第一晶体管交迭的区中提供第二晶体管。
[0031]注意，可使用与第二源电极或第二漏电极一样的半导体层形成第一源电极或第一漏电极。换言之，第二源电极或第二漏电极可部分地用作第一源电极或第一漏电极，且第一源电极或第一漏电极可部分地用作第二源电极或第二漏电极。
[0032]注意在本说明书中，像“之上”和“之上”之类的术语并不必须分别表示在组件之间的物理关系的描述中的“直接地之上”和“直接地之下”。例如，表达“在第一栅绝缘层上的第一栅电极”可对应于这样的情况:栅绝缘层和第一栅电极之间有附加组件。术语“之上”和“之上”仅被用于解释的便利，且它们可被互换，除非有其他规定。
[0033]在本说明书中，术语“电极”或“引线”不限制组件的功能。例如，可使用“电极”作为部分的“引线”，且可使用“引线”作为部分的“电极”。此外，例如，术语“电极”或“引线”还可表示多个“电极”和“引线”的组合。
[0034]通常，术语“SOI衬底”指的是在绝缘表面上具有硅半导体层的一种衬底。在本文说明书中，术语“SOI衬底”还表示一种衬底，其具有在绝缘表面上的使用除硅以外材料的半导体层。换言之，包括在“SOI衬底”中的半导体层并不限于硅半导体层。此外，“SOI衬底”中的衬底并不限于诸如硅晶片之类的半导体衬底，且可能是诸如玻璃衬底、石英衬底、兰宝石衬底、以及金属衬底之类的非半导体衬底。换言之，“SOI衬底”还包括具有绝缘表面的导电衬底或具有在绝缘衬底上的半导体材料层的衬底。此外，在本说明书等中，“半导体衬底”指示仅有半导体材料的衬底，并且还指示含有半导体材料的材料的一般衬底。换言之，在本说明书中，“S0I衬底”也属于半导体衬底的宽泛类别中。
[0035]本发明的一个实施例提供了半导体器件，在其下部有使用氧化物半导体之外的材料的晶体管、在其上部有使用氧化物半导体的晶体管。
[0036]使用氧化物半导体之外的材料的晶体管和使用氧化物半导体的晶体管的组合允许制造出要求不同于使用氧化物半导体的晶体管的电特性的电特性的半导体器件(如，在载流子特性方面不同，这对于元件的行为有影响)。
[0037]进一步，使用氧化物半导体的晶体管具有良好的开关特性，所以利用这些特性可制成优秀的半导体器件。例如，CMOS反相器电路可将流经电流减少至充分程度，藉此减少半导体器件的功耗并防止由于高电流对于半导体器件的损坏。进一步，使用氧化物半导体的晶体管具有极低的截止态电流，且因此这个晶体管的使用可减少半导体器件的功耗。
【附图说明】
[0038]图1A是示出半导体器件的截面图且图1B是其平面图。
[0039]图2是示出半导体器件的电路图。
[0040]图3A是示出半导体器件的截面图且图3B是其平面图。
[0041]图4A至图4H示出半导体器件的制造方法的截面图。
[0042]图5A至图5G示出半导体器件的制造方法的截面图。
[0043]图6A至图6D示出半导体器件的制造方法的截面图。
[0044]图7A是示出半导体器件的截面图且图7B是其平面图。
[0045]图8是示出半导体器件的电路图。
[0046]图9A是示出半导体器件的截面图且图9B是其平面图。
[0047]图10是示出半导体器件的电路图。
[0048]图1lA至图1lF是用于解释使用半导体器件的电子电器的图。
【具体实施方式】
[0049]在下文中，将参考附图描述本发明的各实施例。注意，本发明不限于以下描述，并且本领域技术人员将容易理解，可在不背离本发明精神与范围的情况下进行各种改变和修改。因此，本发明不应被解释为限于诸实施例的以下描述。
[0050]注意，在一些情况下，在附图等中，每一个组件的位置、尺寸、排列并不是实际的，以此帮助理解。
[0051]要注意，在本说明书中，为了避免组件之间的混淆使用诸如“第一”、“第二”和“第三”的序数，这些术语并不在数量上限制组件。
[0052](实施例1)
[0053]在本实施例中，根据本发明的一个实施例的半导体器件的结构和制造方法将参考图1A和1B、图2、图3A和3B、图4A到4H、图5A到5G、以及图6A到6D而描述。
[0054]<半导体器件的结构>
[0055]图1A示出根据这个实施例的半导体器件的截面图。图1B示出根据这个实施例的半导体器件的平面图。此处，图1A对应于图1B中所示的截面A1-A2和D1-D2。图1A和IB中所示的半导体器件包括在其下部的P-型晶体管