5的η_沟道RC-1GBT而描述分离区域400的效果。相同考虑类似地适用于P-沟道RC-1GBT。
[0073]在半导体器件500的导通状态下，施加至栅电极155的电压超过阈值电压，在阈值电压下η型反型层穿过本体区115形成。对于施加在第一和第二负载电极310、320之间的电压^超过了在漂移区120或场停止层128与基底层130的ρ型第一区131之间第三pn结pn3的内建电压，得到的在第一和第二负载电极310、320之间流动的电子正向偏置了第三pn结pn3，其中空穴被注入漂移区120中。在漂移区120中得到的高密度电荷载流子等离子体导致低的集电极-至-发射极饱和电压VeE,sat以及低的导通状态损耗。
[0074]在RC(反向导电)模式下，例如+15V的正栅极电压可以被施加至栅极端子G以使得在本体区115中沿着栅电极结构150形成了反型层，并且电子可以从第二负载电极320通过漂移区120和反型层流向第一负载电极310。随着反向电流增大，在第二 pn结pn2处朝向晶体管单元TC的横向电压降增大，以使得本体区115开始将空穴注入漂移区120中，并且电荷载流子等离子体建立，其将漂移区120的导电率增大至在快反向电压Vsb下开始负的集电极-至-发射极电压Vra随着集电极电流I ε进一步增大而变得较不负的程度。
[0075]通过至少对于正栅极电压减小沿着第二 pn结pn2的横向导电率，横向电压降更快增大，以使得各自本体区115开始在更低电流水平下注入。结果，RC-1GBT在正栅极电压Vti下展现了大大减小的快反向电压。
[0076]可以通过提供突入半导体台面中的合适的低导电结构而永久地减小电子导电率。替换地或者此外，可以例如在提供15V正栅极电压的模式中，通过减小在半导体台面160与栅电极155之间的电容親合来临时减小电子导电率。减小的电容親合降低了在正栅极电压下，例如在15V栅极电压下在RC模式中电子的横向导电率。
[0077]例如，可以例如通过局部地省略栅电极155、或者通过局部地增大分离区域400内栅极电介质151的厚度而增大在栅电极155与半导体台面160之间的距离。根据其他实施例，具有比本体区115更低的电荷载流子的导电率的一个或多个分离结构取代了在阴影区域165中的半导体台面160的部分。以下附图中所示的实施例是基于图1A至图1D的半导体器件500，并且以下实施例的描述涉及并且包括图1A至图1D的描述。
[0078]在图2A和图2B的半导体器件500的分离区域400中，辅助结构450取代了在第一表面101与第二 pn结pn2之间有源电极结构150的至少上部部分。辅助结构450可以包括可以具有与栅极电介质151的相同成分和配置的辅助电介质451，可以是电介质材料、本征半导体材料或导电材料的填充部分455，以及分离了填充部分455和栅电极155的电介质分离452。辅助电介质451和/或电介质分离452可以对于电介质填充部分455省略。导电填充部分455可以浮置，或者可以电连接至负载电极310、320中的一个，或者电连接至辅助端子。填充部分455可以包括比氧化硅具有更高导热率和/或热容量的导电材料，例如铜或导电相变材料，或者包括直接邻接了半导体台面160的电介质子层以及由捕获的环境空气所填充的孔洞，或者由这些组成。
[0079]辅助结构450可以具有比有源电极结构150更小的垂直延伸，以使得栅电极155包括在邻接半导体台面160的总长度之上沿着第二横向方向的连续部分。
[0080]在不具有栅电极155的情况下，在正栅极电压下并未在阴影区域165中形成反型层，以使得在阴影区域165中，减小了半导体台面160中电子的总导电率。
[0081]在图2C和2D的半导体器件500的分离区域400中，辅助结构450仅取代了在第二 pn结pn2与有源电极结构150的埋设边缘之间的有源电极结构150的下部部分。关于辅助结构450的进一步细节，参照图2A和2B的实施例。
[0082]在不具有栅电极155的情况下，在正栅极电压下并未在阴影区域165中在漂移区120中形成累积层，以使得减小了在阴影区域165中电子的总导电率。
[0083]在图3A至图3B的半导体器件500中，辅助电介质411取代了在分离区域400中的栅极电介质151。辅助电介质411可以比栅极电介质151更厚，和/或可以由具有比栅极电介质151材料更低的静态介电常数的材料形成，以使得在漂移区120中没有形成累积层、或者与在分离区域400外侧相比形成了较弱的累积层，并且在本体区115中没有形成反型层、或者与分离区域400外侧相比形成了较弱的反型层。
[0084]图4的半导体器件500是RC-1GBT，具有半导体台面160以及电极结构150、180，包括平行于第一横向方向的笔直部分160a、150a、180a，以及沿与第一横向方向交叉的方向延伸并且连接了笔直部分160a、150a、180a的倾斜部分160b、150b、180b。倾斜部分160b、150b、180b可以形成分离区域400。
[0085]笔直部分160a、150a、180a的侧壁可以是[100]晶面，并且倾斜部分160b、150b、180b的侧壁可以是[110]晶面。在半导体台面160的倾斜部分160b的[110]晶面中的载流子迀移率和/或在[110]晶面上比在[100]晶面上更高的氧化物生长速率可以导致在分离区域400中更低的电子横向导电率。更高的氧化物生长速率可以形成如图3A中所述的辅助电介质，而没有进一步图案化工艺。对于选定的实施例，这可以进一步导致通过倾斜部分160b的穿通氧化而使半导体台面160封闭。
[0086]此外，在分离区域400中，沿着平行于笔直台面部分160a的第二横向方向而形成在横向突起中的接触结构315可以接触半导体台面160，其缺失有源晶体管单元TC。因此，倾斜的台面部分160b可以有效地将具有源区110的有源半导体台面160中的接触结构315与在第二横向方向上不具有源区110的无源半导体台面160中的接触结构315隔离。在RC-模式下，没有或者仅有微弱反型沟道将有源半导体台面160连接至源区110。
[0087]图5A至图5B涉及具有分离区域400的半导体器件500的实施例，分离结构400分别包括至少一个电介质分离结构421。电介质分离结构421可以排他地包括电介质材料，或者可以包括导电材料以及将导电材料与周围半导体材料分离的电介质材料，或者可以包括用例如捕获的空气的流体填充的孔洞。
[0088]分离结构421可以是一个单个电介质材料的同质结构，或者可以是包括不同材料的两个或更多子层的层状结构。例如，分离结构421由氧化硅形成。根据实施例，分离结构421包括具有比氧化娃更高热导率和/或热容量的电介质材料或者由这些组成，例如，金刚石或者电介质相变材料。根据另一实施例，分离结构421包括直接邻接了半导体台面160的电介质子层，以及具有比氧化硅更高导热率和/或热容量的导电材料，例如，铜或导电相变材料，或者直接邻接了半导体台面160的电介质子层以及由捕获的环境空气填充的孔洞。
[0089]根据实施例，每个分离区域400包括相对于在分配至相同半导体台面160的相邻源区110之间的半距离处垂直平面对称布置的一个单个分离结构421。分离结构421可以在两个关注的源区110之间的至少10nm的距离之上延伸。源区110与各自分离结构421之间的距离可以为至少I μπι或至少10 μ m。
[0090]所示的半导体器件500涉及对每分离区域400具有至少两个分离结构421的实施例。至少两个分离结构421可以相对于在所关注源区110之间的半距离处的垂直平面而对称。辅助台面425分离了分离结构421。辅助台面425的导热率可以好于分离结构421的导热率，并且可以提高针对短路诱导的热破坏的鲁棒性。此外，辅助台面425可以保持机械应力低，这可以由对于分离结构421和半导体本体100的不同温度膨胀系数产生。
[0091]分离结构421可以直接地邻接相邻源区110。根据所示的实施例，设置分离结构421与源区110之间的距离以使得分离结构421的存在并未影响半导体器件500的阈值电压。此外，在专用设计最小距离以下，晶体管单元TC中和周围载流子密度的相对增大小于由分离结构421导致的电流密度的相对增大，以使得半导体台面421中电压降可以相反增大VeE,sat。根据所示的实施例，分离结构421与源区110之间的距离至少是半导体台面150的台面宽度的一半，例如至少是台面宽度。
[0092]分离结构421可以从第一表面101延伸至至少第二 pn结pn2。根据所示实施例，分离结构421的垂直延伸大于电极结构150、180的垂直延伸。电场强度的最大值从栅极和场电介质151、181以及电极结构150、180的埋设边缘拉离。结果，栅极和场电介质151、181经受了较低的最大电场峰值。栅极和场电介质151、181的场诱导退化被减小，并且提高了半导体器件150的长期稳定性。
[0093]图6的半导体器件包括由半导体台面160的材料氧化产生的分离结构421，其中在氧化之前，前驱物半导体台面被提供具有足够宽的收缩部，以使得收缩部并未完全氧化，并且剩余的半导体连接部分422连接了在相对侧上邻接各自分离结构421的半导体台面160的部分。
[0094]半导体和辅助台面160、425可以分别随着至分离结