半导体器件及制造方法
【技术领域】
[0001]本发明涉有一种半导体器件，其包括在衬底上的至少一个有源层，例如GaN层，以及至该至少一个有源层的肖特基接触。本发明还涉及一种制作该半导体器件的方法。
【背景技术】
[0002]II1-V族氮化物，如氮化镓(GaN)，因作为高温、高功率电子的可靠材料而受到关注。下一代高效电源转换器要求快速开关、低传导损失的器件可以处理高电压。GaN对于高达I千伏的电压而言是上佳的候选，' 在肖特基二极管和高电子迀移率晶体管(high-electron mobility transistor，HEMT)中显示出优秀的开关性能。由于娃外延上氮化镓(GaN-on-Si)的优点，半导体业界正在积极地将II1-V族的特定元件专门技术与低成本高产量的硅主流生产设备相结合。
[0003]对于主流硅的兼容性的一个关键考虑是所使用的金属，以及当技术演进时，对于基于GaN的半导体器件的再生性、一致性、热稳定性和高温运行的要求会愈加严格。
[0004]半导体器件可以包括肖特基接触，肖特基接触通常包括镍层，镍层与半导体器件的至少一个有源层相接触。
【发明内容】
[0005]根据本发明的第一方面，提供一种半导体器件，包括衬底上的至少一个有源层，以及至该至少一个有源层的肖特基接触，肖特基接触包括至少为钛和氮的主体，主体与至少一个有源层电性親合。
[0006]由于与有源层形成肖特基势皇的肖特基金属是由TiN而不是镍来形成的，因此具有优点。已经发现TiN是一种有效的肖特基金属，在工艺过程中实质上稳定。可以形成接触的体块的主体可以与至少一个有源层物理接触并与之电性耦合。
[0007]主体可包括钛、钨和氮。特别地，主体可以是氮化钛钨TiW(N)，与至少一个有源层相接触。
[0008]肖特基接触的主体可以通过物理气相沉积(PVD)来沉积。
[0009]肖特基接触可以包括子层的堆叠，子层包括在至少一个有源层上的第一Ti子层，以及TiW(N)层。肖特基接触可包括在至少一个有源层上的Ti子层、第一 TiW子层、第二TiW子层、以及在第一和第二 TiW子层之间的TiW(N)子层。
[0010]这可以是由一种工艺所得的结构，在该工艺中，氮被逐步引入到反应室中的反应物中，并被逐步去除，反应室例如溅射沉积工具。
[0011]优选地，TiW(N)子层具有超过第一、第二 TiW子层厚度之和的厚度，从而子层堆叠的性状由TiW(N)子层主导。
[0012]Ti子层可以比第一 TiW子层和/或第二 TiW子层厚。
[0013]肖特基接触可包括堆叠，堆叠包括有源层部分和连接部分，有源层部分适应为耦合到有源层，连接部分耦合到有源层部分，以提供至肖特基接触的连接，其中主体形成为有源层部分。连接部分可布置在有源层部分上并与有源层相反。从而，有源层部分可以与有源层物理接触，连接部分可以提供堆叠的较低电阻部分，以便利于肖特基栅的电性能。连接部分可比有源层部分厚。
[0014]连接部分可包括铝。
[0015]该器件可包括在肖特基接触上的背部金属。特别地，背部金属层可与肖特基接触的连接部分接触，并可只与之接触。背部金属层可包括铝。背部金属层可提供向/自器件的肖特基接触的连接点。
[0016]肖特基接触可由电绝缘材料被横向地界定，电绝缘材料可包括介电材料。可选地，该电绝缘材料至少部分地包括氮化硅或氧化硅。可选地，电绝缘材料包括氮化硅的子层和氧化硅的子层，该氮化硅子层形成在钝化层上，氧化硅子层形成在氮化硅子层上。
[0017]半导体器件可包括另一接触，该另一接触包括源接触和漏接触中的一个。半导体器件可包括两个其他接触，一个源接触和一个漏接触。
[0018]尽管本发明可应用于任意合适的半导体器件，本发明特别适合于包括氮化镓(GaN)有源层的半导体器件的应用。AlGaN层可将GaN层与半导体器件的肖特基接触的金属相分离。有源层可以是基于πι-v族氮化物的。
[0019]根据本发明的另一方面，提供了一种制造器件的方法，该方法包括:
[0020]提供衬底；
[0021]在所述衬底上形成至少一个有源层；
[0022]通过沉积至少为钛和氮的主体来在所述至少一个有源层上形成肖特基接触，所述主体与所述至少一个有源层电性接触。
[0023]该方法可以包括通过控制肖特基接触主体中的氮含量来控制肖特基接触的肖特基势皇高度的步骤。
[0024]形成肖特基接触的步骤可以包括通过物理气相沉积来形成。特别地，形成肖特基接触的步骤可以包括:通过在惰性周围环境中，如氩，进行物理气相沉积(PVD)来沉积钛，以及控制氮向周围环境中的引入。该方法可以包括通过控制引入到发生PVD的周围环境中的氮的量，以提供对于所生成的半导体器件的肖特基势皇高度的控制。该步骤可以作为本发明的一个方面。可选地，该步骤可以包括在其中使用TiWN的溅射靶胜于使用TiW溅射靶的 PVD0
[0025]特别地，氮对惰性环境气体的比例可被控制。主体可包括钛、钨和氮(TiW(N))。
[0026]该方法可包括形成肖特基接触堆叠的步骤，肖特基接触堆叠包括有源层部分和连接部分，其中所述主体包括所述堆叠的有源层部分，以及所述连接部分具有比所述有源层部分小的电阻。在形成用于开关应用的肖特基HEMT时，这将会是有利的。在此情况下，肖特基金属堆叠作用栅极，其中整体的栅电阻对于器件性能来说是重要的，尤其是在高频射频应用中。
[0027]该方法可包括在第一接触周围沉积电绝缘材料的步骤，以横向地界定第一接触。介电材料可以作为金属间介质用以电隔离第一接触。介电材料可以通过等离子增强的化学汽相沉积工艺(PECVD)来沉积。介电材料可以包括氧化硅或者由氧化硅子层与氮化硅子层形成的组合。
[0028]该方法可以包括在肖特基接触上沉积背部金属的步骤。
[0029]肖特基金属可以包括TiW (N)。沉积肖特基接触的步骤可以包括沉积第一 TiW子层、在第一 TiW子层上沉积TiW(N)子层、以及在TiW(N)子层上沉积第二 TiW子层。
[0030]衬底可包括硅衬底、SiC衬底或者蓝宝石衬底。至少一个有源层可包括GaN层。在GaN层上可提供AlGaN层，其中形成第一接触的步骤包括在该AlGaN层上形成该第一接触。
[0031]根据本发明的第三方面，提供了一种集成电路(1C)，其包括如第一方面所述的半导体器件。
【附图说明】
[0032]以下通过示例的方式结合附图对于本发明的实施方式进行进一步描述。
[0033]图1是根据本发明一种实施方式的半导体器件的图示，其包括肖特基接触；
[0034]图2是图1中的肖特基接触的示意图；
[0035]图3是一种第三示例的肖特基接触的示意图；以及
[0036]图4所示的是一种制造半导体器件的方法的流程。
【具体实施方式】
[0037]图1示出了一种半导体器件1，其包括钨钛和氮TiW(N)的肖特基接触。应当认识到的是，肖特基接触也可以包括其他材料，例如氮化钛(TiN)等。已经发现的是，这种接触形成一种有效的肖特基金属，使得在使用主流的硅制程设备时易于处理。进一步发现的是，在制程中对于该接触的氮含量的控制提供了一种对于所形成的电子器件的电学性能进行控制的方便途径，特别是由该接触所提供的肖特基势皇高度。已经发现，在接下来的形成半导体器件的工艺步骤中，如形成二极管、晶体管、HEMT及其他时，TiW(N)是稳定的。在应用到需要主流的硅制程兼容性的基于氮化镓(GaN)的半导体器件，例如用在功率、射频和传感器应用上的GaN半导体器件时，本发明尤为有利。
[0038]图1示例性地显示了这种基于GaN的半导体器件I的实例。应当理解的是，所述附图仅为说明之用，不是按比例绘制。特别地，图中示出了一个HEMT，但该半导体器件也可以包括二极管或其他任何器件。该半导体器件包括衬底10，如硅衬底，在衬底10上形成有缓冲层12。缓冲层12可以包括例如GaN、AlGaN或其组合。该半导体器件包括有源层堆叠，其包括GaN层14和AlGaN层16。该半导体器件可以包括隔离区18，用于将圆片上相邻的半导体器件电学地分开。隔离区18可以示例地使用任何合适的方式形成，例如通过进入有源层堆叠的台面刻蚀、或者通过在有源层堆叠中注入例如氩的杂质，以破坏该区域的晶体结构，从而在该区域不再形成二维电子气。应当理解的是，根据技术的不同，也可以使用其他类型的隔离区18，例如使用任何合适的电学隔离材料，比如氧化硅、富硅氧化硅、氮化硅等。
[0039]在有源层堆叠14、16上形成有钝化层20，其已经被图案化，来提供向有源层堆叠的接触区域。钝化层可以是任何合适的介电材料，例如氮化硅。在本示例中，通过非限制性的例子，该半导体器件显示为包括三个接触，分别为欧姆接触24、26，以及肖特基接触28。然而，应当理解的是，半导体器件可以具有任意合适数量的接触。该半导体器件可以只包括欧姆接触或只包括肖特基接触。接触24、26、28与AlGaN层16为电导性接触，并且相互之间通过电性绝缘材料电绝缘，电性绝缘材料例如介电材料22，其可以包括氮化硅或其他任意合适的材料。在一种实施方式中，接触24、26、28与AlGaN层16之间物理接触。在可选的实施方式中，接触24、2