一种高介电常数的埋入式电容的制备方法
【技术领域】
[0001]本发明涉及印制电路板技术领域，特别是涉及一种高介电常数的埋入式电容的制备方法。
【背景技术】
[0002]由于电子产品的发展表现出轻薄化和智能化的趋势，这就要求相应的印制电路板具有更高的集成密度。而印制电路板发展到当前的高密度互联(HDI)多层板阶段，进一步的轻薄化和高集成化引发了一系列问题，主要体现在两个方面:(1)过小的元件已经达到当前制造工艺的极限，很难进一步减小尺寸；(2)密集的电路之间产生寄生电感，影响电子产品的电气性能。据统计，印制电路板中，无源元件与有源元件的数量之比大约为20:1，其中50%以上的无源元件为电容元件，占据了印制电路板中约40%的空间。因此，在所有的无源元件中，电容最受关注。
[0003]而通过使用埋入式电容技术，能够将电容元件嵌入印制电路板内部，可显著节约贴装空间。近年来，相关的研究表明，使用埋入式电容可以有效地提高集成电路的集成密度，带来更加自由的电路设计空间，不仅能提高产品的性能和可靠性，还大大降低了制造成本。
[0004]埋入式电容主要由两片铜箔和两片铜箔之间所夹的介电薄膜构成，薄膜层的介电常数和厚度对电容器的电容密度直接起着决定性作用。近年来市场上主流的埋入式电容产品中，介电薄膜主要由高分子聚合物和无机介电填料共筑而成，如环氧树脂-钛酸钡体系和聚酰亚胺-钛酸钡体系等。这类薄膜体系的优点在于可以同时发挥聚合物和无机介电填料的优势，即一方面聚合物的使用使得材料具有良好的低温可加工性和柔韧的机械性能，另一方面无机填料的引入又使得薄膜体系的介电常数显著提升，提高了电容密度。
[0005]然而，在当前市场上，主流的埋入式电容材料的电容密度仍然偏低，通常在1.0?
1.6nF/cm2之间，主要的原因在于:(1)有机无机复合体系的介电常数有限；(2)高分子聚合物多使用环氧树脂，导致介电薄膜厚度较高。
[0006]基于此，如何进一步提高埋入式电容材料的电容密度仍然是一项具有现实应用价值的挑战。
【发明内容】
[0007]为了解决现有技术的不足，本发明的目的是提供一种埋入式电容的制备方法，所获得的埋入式电容不仅热稳定性好、加工简单，更关键在于其进一步提高了介电薄膜复合体系的介电常数。
[0008]本发明的目的是通过下述技术方案实现的:
[0009]—种高介电常数的埋入式电容的制备方法，其关键在于，包括以下步骤实现:
[0010]S1、无机填料的成分包括钛酸盐，所述无机填料引入导电颗粒，先分别对所述钛酸盐和所述导电颗粒进行表面修饰；
[0011]S2、将经步骤SI处理的所述钛酸盐、所述导电颗粒与聚合物进行混合和搅拌，形成混合楽料；
[0012]S3、将所述混合浆料涂覆在铜箔单面上，然后预固化处理，使得所述铜箔单面覆上介电薄膜；
[0013]S4、将两个经步骤S3处理的所述铜箔的覆有介电薄膜的一面相对热压贴合，最终得到埋入式电容。
[0014]进一步的，在所述步骤SI中，对所述钛酸盐进行表面修饰的方法为:
[0015](I)称量钛酸盐粉体，按照Ig钛酸盐对应1mL乙醇的比例，将所述钛酸盐粉体与乙醇混合，然后在30?60°C下超声搅拌30min，得到钛酸盐悬浊液；
[0016](2)在40?60°C下搅拌所述钛酸盐悬浊液，同时加入质量分数I?2%的硅烷偶联剂；继续搅拌2-3小时后，取出悬浊液，再使用抽滤或离心的方法固液分离、洗涤、干燥后，得到表面修饰好的钛酸盐粉体。
[0017]进一步的，在所述步骤SI中，对所述导电颗粒进行表面修饰的方法为:
[0018](I)称取导电颗粒，所述导电颗粒的粒径在0.08?0.Ιμπι范围内；按照Ig铝粉对应3mL水和30mL乙醇的比例，将所述导电颗粒和水、乙醇混合，然后在30?60°C下超声搅拌30min，得到铝粉悬浊液；
[0019](2)在40?80°C下搅拌所述铝粉悬浊液，同时加入质量分数I?2%的硅烷偶联剂；继续搅拌2?3小时后，使用抽滤或离心的方法对悬浊液固液分离、洗涤、干燥后，得到表面修饰过的导电颗粒。
[0020]进一步的，在所述步骤S2中，所述混合和搅拌的方法为:按照导电颗粒的体积分数为5?50 %、钛酸盐体积分数为10?70 %、聚合物体积分数为30?85 %的比例，将所述步骤SI处理后的所述导电颗粒、所述钛酸盐粉体与聚合物共混，并在30?60°C下高速超声搅拌10?30min，使得混合效果更佳。
[0021]进一步的，在所述步骤SI中，所述钛酸盐的粒径在0.01?2.0 μ m范围内，所述钛酸盐为钛酸钡、钛酸锶、钛酸锶镁或钛酸铜钙的一种或多种组合，均可以达到相同的效果，扩大了钛酸盐的选材范围。
[0022]进一步的，在所述步骤SI中，所述导电颗粒为铝粉、锌粉、铜粉、银粉、镁粉、炭黑和聚苯胺颗粒中的一种或多种组合，均可以达到相同的效果，扩大了导电颗粒的选材范围。
[0023]进一步的，所述导电颗粒的表面预先经过绝缘物的包裹处理修饰，通过此方式，可进一步提升介电层的介电性能。
[0024]进一步的，在所述步骤S2中，所述聚合物为聚酰亚胺、环氧树脂、聚偏氟乙稀、聚氨酯的一种或多种组合，均可达到相同效果，进一步扩大了聚合物的选材面；所述聚合物预先使用丙酮或二甲基甲酰胺(DMF)溶解，所述聚合物使用环氧基团或其他粘性基团进行改性，以提高其与铜箔的剥离强度。
[0025]进一步的，在所述步骤S3中，所述预固化处理的条件为在90?170°C的烘箱中保持3?30min，保证介电薄膜牢固覆在所述铜箔单面上；在所述步骤S4中，所述热压贴合的条件为温度200°C、压力3.0MPa、时间为3小时，很好地保证两个铜箔的相对贴合效果。
[0026]进一步的，在所述步骤S4中，所述铜箔为压延铜箔或电解铜箔。
[0027]相对现有技术，本发明的有益效果在于:
[0028]本发明提供的高介电常数的埋入式电容的制备方法，将导电颗粒引入钛酸盐/有机聚合物复合体系，可显著提高该复合体系的介电常数，进一步提高该复合体系的介电性能，而使用该复合体系薄膜制备的埋入式电容，不仅具有热稳定性好、机械韧性强、易于加工的特点，更关键在于其表现出更高的电容密度。
【附图说明】
[0029]图1是本发明所述的一种高介电常数的埋入式电容的制备方法一实施方式的流程不意图。
[0030]图2是本发明所述的一种高介电常数的埋入式电容的制备方法中最终得到的埋入式电容的结构组成示意图。
[0031]图中:1-铜箔；11-第一铜箔；12-第二铜箔；2_表面修饰后的钛酸盐粉体；3-表面修饰后的导电颗粒；4_聚合物。
【具体实施方式】
[0032]在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0033]其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其不应限制本发明保护的范围。
[0034]为了解决现有技术的问题，本发明提供一种高介电常数的埋入式电容的制备方法，具体地说，如图1、图2所示，该制备方法大致包括以下步骤:
[0035]S1、无机填料的成分包括钛酸盐，所述无机填料引入导电颗粒，先分别对所述钛酸盐和所述导电颗粒进行表面修饰；
[0