一种在零偏角衬底上外延碳化硅的方法

文档序号:9418930阅读:646来源:国知局
一种在零偏角衬底上外延碳化硅的方法
【技术领域】
[0001] 本发明设及半导体技术领域,尤其设及一种在零偏角衬底上外延碳化娃的方法, 可用于消除碳化娃外延层中的相畴、晶界等缺陷,提高外延层品质。
【背景技术】
[0002] 碳化娃(4H-SiC,6H-SiC)是一种宽禁带半导体材料,它的带隙宽可达3.0~ 3. 2eV,是Si的3倍,因此,它具有高的临界击穿电场(Si的10倍),高载流子饱和浓度(Si 的2倍)等特点,另外,它还具有高热导率(Si的3倍)的特点,因此,它在军用和航天领域 的高溫、高频、大功率电力电子、光电器件方面具有优越的应用价值,并有望应用于现有的 娃基大功率器件不能胜任的场合,成为下一代电力电子半导体的关键基础材料之一。
[0003] 虽然碳化娃外延生长技术已经相对成熟,但在零偏角衬底上外延时,由于不能利 用偏角衬底所特有的"台阶流控制"生长机制,导致外延层中会产生许多相畴、晶界等缺陷, 从而降低外延材料的品质。如图1所示,零偏角碳化娃衬底表面没有微台阶,通过化学气相 沉积的方法生长外延层时,SiC分子不能依赖"台阶"扭折运种低能垒处成核,而是在整个 外延表面随机成核。各晶核各自长大,最后当它们足够大时与相临晶核合并,此时会留下相 畴、晶界等微观结构。对整个外延层来说,运是一类缺陷,导致缺陷区内材料品质下降,极大 地影响了后续的器件性能。
[0004] 目前很少有人研究如何消除上述缺陷,一般的做法是采用带一定角度的偏角衬 底,利用台阶流控制生长,减小缺陷密度。

【发明内容】

[0005](一)要解决的技术问题
[0006] 为了解决上述问题,本发明提供了一种在零偏角衬底上外延碳化娃的方法,W消 除零偏角衬底上外延层中的相畴、晶界等缺陷,达到提高外延层品质的目的。
[0007] (二)技术方案
[0008] 为达到上述目的,本发明提供了一种在零偏角衬底上外延碳化娃的方法,该方法 包括:步骤1:取一零偏角衬底并清洗;步骤2:在零偏角衬底之上外延娃层;步骤3 :升高溫 度使娃层烙化形成烙融娃层;步骤4 :通入碳源,使烙融娃层转变成碳化娃层;步骤5 :判断 碳化娃层是否达到所需厚度,如果未达到,则重复执行步骤2~步骤4 ;如果达到,则执行步 骤6;步骤6:将未转变成碳化娃层的娃层腐蚀掉,留下完整的碳化娃。
[0009] 上述方案中,步骤1中所述零偏角衬底为4H-SiC衬底、6H-SiC衬底或蓝宝石衬底。
[0010] 上述方案中,步骤1中所述零偏角衬底,其外延表面晶面指数为(OOOl)或 賴姆)。
[0011] 上述方案中,步骤2中所述在零偏角衬底之上外延娃层,具体工艺条件为:通入娃 源51电的溫度为800°(:~1350°(:,51114采用氨气为载气和稀释气体,其中81114流量为1~ lOsccm,氨气流量为1~lOslm,外延持续时间为1~5分钟,压力为1~40Torr。
[0012] 上述方案中,步骤3中所述升高溫度使娃层烙化形成烙融娃层,具体工艺条件为: 溫度升高到1450°C~1550°C,在氣气氛下保溫10~30分钟,所用氣气流量为1~5slm,所 用压力为500~760Torr,并使衬底旋转,转速为1-10转/分钟,使娃层烙化,并使外表面平 整。
[0013] 上述方案中,步骤4中所述通入碳源,使烙融娃层转变成碳化娃层,具体工艺条件 为:保持衬底旋转,转速为1-10转/分钟,将氣气切换为氨气,所用氨气流量为1~5slm, 所用压力为10~760Torr,溫度为1550°C~1850°C,通入碳源C2H4或者C3?,流量为100~ SOOsccm,持续时间为10~100分钟。
[0014] 上述方案中,步骤6中所述将未转变成碳化娃层的娃层腐蚀掉,具体工艺条件 为:保持衬底旋转,转速为1-10转/分钟,所用氨气流量为1~5slm,所用压力为10~ 760Torr,溫度为1550°C~1850°C,通入肥1气体,流量为100~SOOsccm,持续时间为10~ 100分钟。
[0015] 上述方案中,步骤6中所述将未转变成碳化娃层的娃层腐蚀掉,具体工艺条件为: 将衬底浸泡在体积比为1 : 1的HF和HN03的混合溶液中5-30分钟。
[0016] (S)有益效果
[0017] 本发明提供的在零偏角衬底上外延碳化娃的方法,利用液娃浸润碳化娃外延表 面,并将体系溫度升高,提高碳源在液娃中的溶解度,随之采用液相外延生长方法在零偏角 碳化娃衬底上进行同质外延生长,可W防止外延层中出现相畴、晶界等缺陷。与现有化学 气相沉积法进行碳化娃同质外延相比,本发明提供的在零偏角衬底上外延碳化娃的方法可 W消除缺陷,提高外延层品质,具有很大优势。此外,本发明提供的在零偏角衬底上外延 碳化娃的方法也可W用于其它化合物半导体的外延生长,如半导体氮化侣(AlN)、氮化嫁 (GaN)、氧化锋狂nO)等的同质外延。本发明操作简便,易于推广,并取得良好效果。
【附图说明】
[0018] 图1示出了现有技术中相畴缺陷的示意图;
[0019] 图2示出了本发明提供的在零偏角衬底上外延碳化娃的方法流程图;
[0020] 图3示出了本发明提供的在零偏角衬底上外延碳化娃的示意图;
[0021] 图4示出了本发明提供的外延娃层的光学显微镜照片;
[0022] 图5示出了本发明提供的碳化娃外延层的光学显微镜照片;
[0023] 图6示出了本发明提供的碳化娃外延层的Raman图谱。
【具体实施方式】
[0024] 下面结合附图对本发明示例性的实施例进行描述。为了清楚和简要起见,实际的 实施例并不局限于说明书中所描述的运些技术特征。然而,应该理解的是,在改进任何一个 所述实际实施例的过程中,多个具体实施例的决定必须是能够实现改进人员的特定目标, 例如,遵从行业相关和商业相关的限制,所述限制随着实施例的不同而变化。而且,应该理 解的是,前述改进的效果即使是非常复杂和耗时的,但是运对于知晓本发明益处的本领域 技术人员来说仍然是常规技术手段。
[00巧]本发明提供了一种在零偏角衬底上外延碳化娃的方法,采用具有零偏角的碳化娃 衬底Si面或者C面,其对应的晶面指数分别为(OOOl)或者(0001),低溫下通入娃源,在碳 化娃衬底表面外延一娃层;升高溫度,使娃层烙化,并使外表面平整;通入碳源,使烙融娃 层与碳反应转变成碳化娃。重复上述过程,直至所需厚度的碳化娃外延层。最后将未反应 的娃腐蚀去除,留下完整的碳化娃层。在零偏角碳化娃衬底上通过气相外延法生长同质外 延层时,通常在外延层中会产生相畴、晶界等缺陷,本发明可W消除运类缺陷,从而提高碳 化娃外延层的品质。
[0026] 如图2所示,图2示出了本发明提供的在零偏角衬底上外延碳化娃的方法流程图, 该方法包括W下步骤:
[0027] 步骤1 :取一零偏角衬底并清洗;
[0028] 在本步骤中,零偏角衬底可W采用4H-SiC衬底、6H-SiC衬底或蓝宝石衬底,其外 延表面晶面指数为(OOOl)或I桃的S。
[0029] 步骤2 :在零偏角衬底之上外延娃层;
[0030] 在本步骤中,在零偏角衬底之上外延娃层,采用的具体工艺条件为:通入娃源Si& 的溫度为800°(:~1350°(:,51电采用氨气为载气和稀释气体,其中81114流量为1~1〇3(3畑1, 氨气流量为1~lOslm,外延持续时间为1~5分钟,压力为1~40Torr。
[0031] 步骤3 :升高溫
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1