r>[0045]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0046]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0047]实施例1
[0048]本发明为了解决现有技术中存在的问题，提供一种新的半导体器件制备方法，下面结合图2a_i对本发明所述半导体器件的制备方法做进一步的说明，其中在图中均提供了俯视图，沿X-X '和沿Y-Y '方向的视图:
[0049]首先，执行步骤201，提供半导体衬底，在所述半导体衬底上形成鳍片20。
[0050]具体地，如图2a所示，首先提供半导体衬底202，所述半导体衬底形成于基底201上，所述半导体衬底202可以是以下所提到的材料中的至少一种:硅、绝缘体上硅、SiGe等，在该半导体衬底中还可以形成其他有源器件。
[0051]可选地，在该实施例中所述半导体衬底202选用硅衬底。
[0052]在所述半导体衬底202上形成图案化的掩膜层，所述图案化的掩膜层上形成有所述鳍片图案，以所述图案化的掩膜层为掩膜蚀刻所述半导体衬底202，以将图案转移至所述半导体衬底202中，形成若干相互隔离的鳍片20。
[0053]可选地，在该实施例中还可以在所述半导体衬底202上沉积半导体材料层，然后图案化所述半导体材料层，以在所述半导体材料层中形成所述鳍片20，其中所述半导体材料层可以选用和所述半导体衬底202相同或者不同的材料。
[0054]所述鳍片的形成并不局限于上述示例，可以根据具体需要进行选择制备方法。
[0055]可选地，在形成所述鳍片之后，还包括进一步形成浅沟槽隔离结构203的步骤，用于隔离所述鳍片20，其中所述浅沟槽隔离结构203的形成方法可以选用本领域常用的方法，在此不再赘述。
[0056]在形成所述鳍片之后，沉积栅极介电层210，以覆盖所述鳍片20，其中所述栅极介电层210可以选用本领域常用的介电材料，并不局限于某一种，可以根据需要进行选择。
[0057]执行步骤202，在所述鳍片20的上方与所述鳍片延伸方向相垂直的方向上形成若干个包括栅极材料层204和掩膜层的条状叠层。
[0058]具体地，在该步骤中所述条状叠层位于所述鳍片20的上方，并且与所述鳍片的延伸方向相互垂直，例如，如图2a所示，所述鳍片沿Y-Y,方向(纵向)设置，所述条状叠层沿H,方向(横向)设置；或者所述鳍片沿X-X y方向(纵向)设置，所述条状叠层沿Y-Y "方向(横向)设置。
[0059]可选地，所述掩膜层包括依次形成的氮化物硬掩膜层205和氧化物硬掩膜层206，例如，所述氮化物硬掩膜层205可以选用SiN，所述氧化物硬掩膜层206选用S12、等离子增强正硅酸乙酯PETEOS层或者正硅酸乙酯TEOS中的一种。
[0060]其中，所述掩膜层必须具有足够的厚度以保护所述栅极材料层204在后续的步骤中不会受到损坏，可选地，所述掩膜层在3000埃以上，其中所述掩膜层的厚度以及氮化物硬掩膜层205和氧化物硬掩膜层206各自的厚度均不局限于某一数值范围，可以根据需要进行选择。
[0061]在该实施例中，形成所述条状叠层的方法可以包括以下步骤:在所述鳍片20上形成所述栅极材料层204和所述掩膜层，以覆盖所述鳍片20和所述浅沟槽隔离结构203，然后图案化所述栅极材料层204和所述掩膜层，以形成所述条状叠层。
[0062]执行步骤203，沉积牺牲材料层207，以覆盖所述条状叠层和所述半导体衬底202。
[0063]具体地，如图2b所示，在所述条状叠层和所述半导体衬底202上沉积牺牲材料层，以完全覆盖所述条状叠层和所述半导体衬底202，其中，所述牺牲材料层207选用在蚀刻或者湿法工艺步骤中与所述掩膜层和所述间隙壁材料层209具有较大蚀刻选择比的材料，以保证所述在图案化所述牺牲材料层207以及去除牺牲材料层207时不会对所述条状叠层和间隙壁造成损坏。
[0064]可选地，所述牺牲材料层207选用Si或氢硅一倍半氧化物烷(HSQ)薄膜，但是并不局限于所列举的材料。
[0065]进一步，当所述牺牲材料层207选用Si时，选用TMAH或者KOH去除所述牺牲材料层 207。
[0066]执行步骤204，平坦化所述牺牲材料层207至所述条状叠层的顶部，以填充所述条状叠层两侧的空隙。
[0067]具体地，如图2c所示，在该步骤中平坦化所述牺牲材料层207，以所述条状叠层为停止层，以露出所述条状叠层的顶部，并且完全填充所述条状叠层两侧的空隙。
[0068]该步骤中可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
[0069]执行步骤205，图案化所述牺牲材料层207，形成沟槽，以露出所述条状叠层的顶部和侧壁。
[0070]具体地，如图2d所示，首先在所述牺牲材料层上形成第二掩膜层208，以覆盖所述牺牲材料层207和所述条状叠层。
[0071]可选地，所述第二掩膜层208可以选用光刻胶层，或者由光刻胶层、底部抗反射层等掩膜层形成的叠层。在该实施例中选用光刻胶层作为所述第二掩膜层，以便于在后续的步骤中更加容易去除。
[0072]然后图案化所述第二掩膜层208，以在所述第二掩膜层208中形成开口，露出所述条状叠层和部分所述牺牲材料层207，如图2e所示。
[0073]最后以所述第二掩膜层208为掩膜，蚀刻所述牺牲材料层207，以将图案转移至所述牺牲材料层207，形成所述沟槽，露出所述条状叠层的顶部和侧壁，如图2f所示。
[0074]可选地，所述开口的关键尺寸大于所述条状叠层的宽度，以保证在蚀刻所述牺牲材料层207的步骤中露出所述条状叠层的侧壁，并在所述条状叠层的两侧形成填充间隙壁的空间，来定义所述间隙壁的图案。
[0075]在该实施例中选用干法蚀刻或者湿法蚀刻所述牺牲材料层207，可选地，选用干法蚀刻时可以选用基于F的蚀刻气氛进行化学蚀刻，所述蚀刻气体可以选用C4F8X4F6X5F8和C3H8中的一种或者多种，但并不局限于所述示例。
[0076]在形成所述沟槽的同时或者之后去除所述氧化物硬掩膜层206，以露出所述氮化物硬掩膜层205，同时降低所述条状叠层的高度，其中所述氧化物硬掩膜层206的去除方法可以选用本领域常用的方法，在此不再赘述。
[0077]执行步骤206，沉积间隙壁材料层209并平坦化至所述牺牲材料层207，以填充所述沟槽，在所述条状叠层的侧壁上形成间隙壁。
[0078]具体地，如图2g所示，首先沉积间隙壁材料层209，以填充所述沟槽，可选地，所述间隙壁材料层209可以选用氧化娃、氮化娃、氮氧化娃中一种或者它们组合构成。
[0079]可选地，所述间隙壁材料层209包括氧化硅、氮化硅。
[0080]然后执行平坦化步骤，平坦化所述间隙壁材料层209至所述牺牲材料层207，露出所述牺牲材料层207，如图2h所示。
[0081]可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法