Tft及其制造方法、驱动电路和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示领域，特别涉及一种TFT及其制造方法、驱动电路和显示装置。
【背景技术】
[0002]在IXD(液晶显示器)或OLED(有机发光二极管)显示器中，每个像素点都是由集成在像素点后面的薄膜场效应晶体管(英文:Thin Film Transistor ;简称:TFT)来驱动，从而可以做到高速度、高亮度、高对比度的显示屏幕信息。
[0003]相关技术中，TFT的开态电流(1n)与TFT的沟道区域的宽长比正相关，为了提高开态电流，可以通过增加沟道区域的宽度或者减少沟道区域的长度来提高宽长比，通过刻蚀工艺形成的半导体层在外加电压作用下在源、漏极之间形成沟道区域，沟道区域的形状取决于该半导体层的形状，由于TFT的源极和漏极均位于形成有半导体层的栅绝缘层上，沟道区域的长度通常指源极和漏极间的水平距离，该沟道区域的宽度所在方向与长度所在方向垂直。
[0004]但是，由于刻蚀工艺的限制，沟道区域的长度通常无法有效减小，而增加沟道区域的宽度后，TFT的体积相应增大，该TFT所在的显示装置的整体集成度降低，影响显示装置的集成度。
【发明内容】
[0005]为了解决现有技术显示装置的集成度较低的问题，本发明实施例提供了一种TFT及其制造方法、驱动电路和显示装置。所述技术方案如下:
[0006]第一方面，提供了一种TFT，包括:
[0007]栅极；
[0008]在所述栅极上形成有栅绝缘层；
[0009]在所述栅绝缘层上形成有第一极，所述第一极在所述栅极所在层的正投影与所述栅极不重叠；
[0010]在所述第一极上形成有半导体层，所述半导体层在所述栅极所在层的正投影与所述栅极部分重叠，所述第二极在所述栅极所在层的正投影与所述栅极重叠；
[0011]在所述半导体层上形成有第二极，所述半导体层分别与所述第一极、所述第二极连接；
[0012]其中，所述第一极与所述第二极形成高度差。
[0013]可选的，所述第二极在所述第一极所在层的正投影与所述第一极部分重叠，所述第一极与所述第二极之间的沟道区域的长度等于所述第一极与所述第二极的高度差，所述长度所在方向平行所述高度差所在方向。
[0014]可选的，所述TFT形成于衬底基板上。
[0015]可选的，所述半导体层为弯折结构，所述半导体层由依次连接的平行所述衬底基板表面的第一有源层、垂直所述衬底基板表面的第二有源层和平行所述衬底基板表面的第三有源层形成，所述第一有源层与所述第三有源层的垂直距离等于所述长度。
[0016]可选的，所述第一极为源极，所述第二极为漏极；
[0017]或者，所述第一极为漏极，所述第一极为源极。
[0018]第二方面，提供一种驱动电路，包括:第一方面任一所述的TFT。
[0019]可选的，所述驱动电路包括2个所述TFT，所述驱动电路的2个TFT对称设置。
[0020]可选的，所述2个TFT共用同一个栅极，所述栅极的两侧对称形成有沟道区域，所述2个TFT并联。
[0021 ] 可选的，所述2个TFT分别连接驱动信号线，2个驱动信号线输入的驱动信号相反。
[0022]可选的，所述驱动电路为像素电路或GOA电路。
[0023]第三方面，提供一种TFT的制造方法，用于第一方面任一所述的TFT，包括:
[0024]在栅极上形成栅绝缘层；
[0025]在所述栅绝缘层上形成第一极，所述第一极在所述栅极所在层的正投影与所述栅极不重叠；
[0026]在所述第一极上形成半导体层，所述半导体层在所述栅极所在层的正投影与所述栅极部分重叠；
[0027]在所述半导体层上形成第二极，所述半导体层分别与所述第一极、所述第二极连接，所述第二极在所述栅极所在层的正投影与所述栅极重叠；
[0028]其中，所述第一极与所述第二极形成高度差。
[0029]可选的，所述第二极在所述第一极所在层的正投影与所述第一极部分重叠，所述第一极与所述第二极之间的沟道区域的长度等于所述第一极与所述第二极的高度差，所述长度所在方向平行所述高度差所在方向。
[0030]可选的，在栅极上形成栅绝缘层之前，所述方法还包括:
[0031 ] 在衬底基板上形成所述栅极。
[0032]可选的，所述半导体层为弯折结构，所述半导体层由依次连接的平行所述衬底基板表面的第一有源层、垂直所述衬底基板表面的第二有源层和平行所述衬底基板表面的第三有源层形成，所述第一有源层与所述第三有源层的距离等于所述长度。
[0033]可选的，所述第一极为源极，所述第二极为漏极；
[0034]或者，所述第一极为漏极，所述第一极为源极。
[0035]第四方面，提供一种显示装置，包括:第二方面任一所述的驱动电路。
[0036]本发明实施例提供的技术方案带来的有益效果是:
[0037]本发明实施例提供的TFT及其制造方法、驱动电路和显示装置，由于第一极与第二极存在高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
【附图说明】
[0038]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0039]图1是本发明实施例提供的一种TFT结构示意图；
[0040]图2是本发明实施例提供的一种半导体层结构示意图；
[0041]图3是本发明实施例提供的一种驱动电路的结构不意图；
[0042]图4是本发明实施例提供的另一种驱动电路的结构不意图；
[0043]图5是本发明实施例提供的一种TFT制造方法流程图；
[0044]图6是本发明实施例提供的另一种TFT制造方法流程图；
[0045]图7是本发明实施例提供的一种形成有栅极的衬底基板的结构示意图；
[0046]图8是本发明实施例提供的一种形成有栅绝缘层的衬底基板的结构示意图；
[0047]图9是本发明实施例提供的一种形成有源极的衬底基板；
[0048]图10是本发明实施例提供的一种形成有半导体层的衬底基板；
[0049]图11是本发明实施例提供的一种形成有漏极的衬底基板；
[0050]图12是本发明实施例提供的一种驱动电路的制造方法流程图；
[0051]图13是本发明实施例提供的另一种形成有栅极的衬底基板的结构示意图；
[0052]图14是本发明实施例提供的另一种形成有栅绝缘层的衬底基板的结构示意图；
[0053]图15是本发明实施例提供的另一种形成有源极的衬底基板的结构示意图；
[0054]图16是本发明实施例提供的又一种形成有源极的衬底基板的结构示意图；
[0055]图17是本发明实施例提供的另一种形成有半导体层的衬底基板的结构示意图；
[0056]图18是本发明实施例提供的又一种形成有半导体层的衬底基板的结构示意图；
[0057]图19是本发明实施例提供的另一种形成有源极与漏极的衬底基板的结构示意图；
[0058]图20是本发明实施例提供的又一种形成有源极与漏极的衬底基板的结构示意图。
【具体实施方式】
[0059]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0060]本发明实施例提供一种TFT10，如图1，包括:
[0061]栅极101;
[0062]在栅极101上形成有栅绝缘层102 ;
[0063]在栅绝缘层102上形成有第一极104，该第一极104在栅极101所在层的正投影与该栅极101不重叠；
[0064]在第一极104上形成有半导体层103，半导体层103在栅极101所在层的正投影与栅极101重叠，即半导体层103在栅极101所在层的正投影与栅极101可以部分或全部重置。
[0065]在半导体层103上形成有第二极105，半导体层103分别与第一极104、第二极105连接，该第二极105在栅极101所在层的正投影与该栅极101重叠；
[0066]其中，第一极104与第二极105形成高度差，第一极104与第二极105之间的沟道区域的长度L如图1所示，该L可以等于第一极104与第二极105垂直距离(竖直方向的距离)也即第一极104与第二极105形成高度差，与水平距离(水平方向的距离)之和。
[0067]综上所述，