由于第一极与第二极存在高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
[0068]如图1所示，TFTlO可以形成于衬底基板00上，上述第一极可以为源极，第二极可以为漏极；或者，第一极为漏极，第一极为源极。
[0069]图1中，第一极104与衬底基板00的距离大于第二极105到衬底基板00的距离。实际应用中，第一极104与衬底基板00的距离小于第二极105到衬底基板00的距离。本发明对此不做限定。
[0070]实际应用中，如图2所示，第二极105在第一极104所在层的正投影与第一极104可以部分重叠，此时，第一极104与第二极105之间的沟道区域的长度L可以等于第一极104与第二极105的高度差，该长度L所在方向平行高度差所在方向。由于第一极与第二极之间的沟道区域的长度等于第一极与第二极的高度差，则第一极与第二极之间的沟道区域的长度可以约等于栅绝缘层的厚度，从而进一步减小沟道长度。
[0071]如图2所示，半导体层103为弯折结构，半导体层由依次连接的平行衬底基板表面的第一有源层1031、垂直衬底基板表面的第二有源层1032和平行衬底基板表面的第三有源层1033形成，第一有源层与第三有源层的垂直距离等于长度L，该长度L取决于栅绝缘层的厚度，栅绝缘层的厚度越薄，长度L越短，在一些情况下，长度L可以视为等于栅绝缘层的厚度。半导体层103在栅极101所在层的正投影与栅极101部分可以为图2中虚线所对应的区域W。
[0072]综上所述，由于第一极与第二极之间的沟道区域的长度等于第一极与第二极的高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
[0073]本发明实施例提供一种驱动电路，包括:图1的TFT10。该驱动电路可以包括2个TFT,该驱动电路的2个TFT对称设置。如图3所示，图3是一种驱动电路01的结构示意图，该驱动电路01中，2个TFTlO可以共用同一个栅极101，栅极101的两侧对称形成有沟道区域，2个TFTlO并联。通过这样的驱动电路01，相较于相关技术，可以在TFT显示装置的宽度相同的前提下，集成更多的TFT，进一步提高TFT显示装置的集成度。
[0074]如图4所示，图4是另一种驱动电路01的结构示意图，该驱动电路01包括2个TFT10，每个TFTlO包括自身的栅极101，2个TFT分别连接驱动信号线，2个驱动信号线输入的驱动信号相反，这样能够实现双边驱动，降低驱动电路01的工作应力，增长其使用寿命。
[0075]需要说明的是，图3或图4所示的驱动电路01可以为像素电路或阵列基板行驱动(英文:Gate driver On Array ;简称:G0A)电路。
[0076]本发明实施例提供一种TFT的制造方法，如图5所示，用于制造如图1所示的TFT10，该TFT制造方法包括:
[0077]步骤501、在栅极上形成栅绝缘层。
[0078]步骤502、在栅绝缘层上形成第一极，该第一极在栅极所在层的正投影与栅极不重置。
[0079]步骤503、在第一极上形成半导体层，半导体层在栅极所在层的正投影与栅极部分重叠。
[0080]步骤504、在半导体层上形成第二极，半导体层分别与第一极、第二极连接，第二极在栅极所在层的正投影与栅极重叠；其中，第一极与第二极形成高度差。
[0081]综上所述，由于第一极与第二极存在高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
[0082]本发明实施例提供一种TFT的制造方法，如图6所示，用于制造如图1所示的TFT10，本发明实施例假设，图1中第一极104为源极，第二极105为漏极，该TFT制造方法包括:
[0083]步骤601、在衬底基板上形成栅极。
[0084]示例的，可以在衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成栅极101，形成有栅极101的衬底基板00可以如图7所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工
-H-
O
[0085]步骤602、在栅极上形成栅绝缘层。
[0086]示例的，可以通过沉积、涂敷和溅射等多种方式中的任意一种来形成栅绝缘层102，形成有栅绝缘层102的衬底基板00可以如图8所示。
[0087]步骤603、在栅绝缘层上形成源极，该源极在栅极所在层的正投影与栅极不重叠。
[0088]示例的，可以在形成有栅绝缘层102的衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成源极104，形成有源极104的衬底基板00可以如图9所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
[0089]步骤604、在源极上形成半导体层，该半导体层在栅极所在层的正投影与栅极部分重叠。
[0090]示例的，可以在形成有源极104的衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成半导体层103，形成有半导体层103的衬底基板00可以如图10所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
[0091]半导体层为弯折结构，可以视为Z字形，半导体层由依次连接的平行衬底基板表面的第一有源层、垂直衬底基板表面的第二有源层和平行衬底基板表面的第三有源层形成，第一有源层与第三有源层的距离等于长度。
[0092]步骤605、在半导体层上形成漏极，该半导体层分别与源极、漏极连接，漏极在栅极所在层的正投影与栅极重叠。
[0093]示例的，可以在形成有半导体层103的衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成漏极105，形成有漏极105的衬底基板00可以如图11所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
[0094]示例的，本发明实施例中重叠指的是部分或全部重叠。如图11所示，漏极在源极所在层的正投影与源极部分重叠，则漏极在栅极所在层的正投影与栅极也部分重叠，源极与漏极之间的沟道区域的长度等于源极与漏极的高度差，该长度所在方向平行高度差所在方向。
[0095]源极与衬底基板的距离大于漏极到衬底基板的距离或者漏极到衬底基板的距离大于源极与衬底基板的距离，本发明实施例对此不做限定。
[0096]形成漏极105之后，本发明实施例中如图1所示的TFTlO即形成在了衬底基板00上。
[0097]需要说明的是，在形成有漏极105的衬底基板00上还可以形成其他图形，本发明对此不做限定。
[0098]相关技术中，通过光刻工艺制造源极和漏极的沟道区域时，由于掩膜版的精度限制，曝光形成的沟道的长度最少为2um(微米)。另外刻蚀时，该长度会产生变化，通常从2um变为4um，最终形成的长度的最小距离通常为4um。
[0099]而采用本发明实施例提供的TFT制造工艺，沟道长度与源漏极间的高度差相等，通常等于栅绝缘层的厚度，而栅绝缘层可以通过涂覆或沉积等工艺形成，其精度远远小于微米级，因此，本发明实施例中形成的沟道长度可以远远小于相关技术中的沟道长度。
[0100]综上所述，由于第一极与第二极之间的沟道区域的长度等于第一极与第二极的高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
[0101]本发明实施例提供一种驱动电路的制造方法，该驱动电路可以为像素电路或GOA电路。如图12所示，用于制造如图3或图4所示的驱动电路01，本发明实施例假设，第一极104为源极，第二极105为漏极，该驱动电路的制造方法包括:
[0102]步骤701、在衬底基板上形成至少一个栅极。
[0103]示例的，可以在衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成至少一个栅极101，若制造如图3所示的驱动电路，形成有栅极101的衬底基板00可以如图7所示，若制造如图4所示的驱动电路，形成有栅极101的衬底基板00可以如图13所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
[0