薄膜晶体管及其制造方法
【技术领域】
[0001]本发明涉及领域显示技术领域，特别是涉及一种薄膜晶体管及其制造方法。
【背景技术】
[0002]LTPS(Low Temperature Poly-Silicon，即低温多晶娃)显示面板在高端手机、平板电脑上已获得广泛应用，IPHONE 6手机、LG G3手机、Kindle Fire Hdx平板电脑、Nexus7平板电脑等产品均使用LTPS显示面板。LTPS技术可以通过激光退火等方法在玻璃基板上形成高迀移率的低温多晶硅半导体层，使显示屏具有高分辨率、低功耗、高反应速度、高开口率等优点。但LTPS显示面板的制造过程非常复杂，常常需要9道光罩以上的制程来生产，复杂的制造过程显著影响了 LTPS显示面板的良率和价格。
[0003]因此，需要提供一种薄膜晶体管及其制造方法，以解决上述技术问题。
【发明内容】
[0004]本发明主要解决的技术问题是提供一种薄膜晶体管及其制造方法，能够简化LTPS显示面板的制造过程并降低LTPS显示面板的制造成本。
[0005]为解决上述技术问题，本发明采用的一个技术方案是:提供一种薄膜晶体管，该薄膜晶体管包括基板、设置于基板上的缓冲层、设置于缓冲层上的多晶硅层以及设置于多晶硅层上的二氧化硅层和纳米晶硅层，其中二氧化硅层和纳米晶硅层位于同一层。
[0006]其中，二氧化硅层设置于多晶硅层的中间区域上，纳米晶硅层设置于多晶硅层除多晶硅层的中间区域的其他区域上。
[0007]其中，纳米晶硅层掺杂有杂质，纳米晶硅层包括远离多晶硅层的上掺杂部和靠近多晶硅层的下掺杂部，上掺杂部的掺杂浓度大于下掺杂部的掺杂浓度。
[0008]其中，薄膜晶体管进一步包括设置于二氧化硅层和纳米晶硅层上的栅绝缘层、设置于栅绝缘层上且仅覆盖栅绝缘层的中间区域的栅极金属层、设置于栅极金属层和栅绝缘层未被栅极金属层覆盖的区域上的层间介质层以及设置于层间介质层上的漏源金属层，漏源金属层通过设置于层间介质层和栅绝缘层上的过孔与纳米晶硅层导通。
[0009]为解决上述技术问题，本发明采用的另一个技术方案是:提供一种薄膜晶体管的制造方法，该制造方法包括:提供基板；在基板上形成缓冲层；在缓冲层上形成非晶硅层；对非晶硅层进行热氧化，以使得非晶硅层的远离缓冲层的表面形成一层二氧化硅层；对非晶硅层进行处理使其中的非晶硅转变为多晶硅，以使得非晶硅层转变为多晶硅层；对二氧化硅层进行蚀刻，使得蚀刻后的二氧化硅层仅覆盖多晶硅层的部分区域；在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层。
[0010]其中，在多晶硅层未被二氧化硅层覆盖的区域上纳米晶硅层包括:利用等离子体增强化学气相沉积法，在高氢稀释条件下，在多晶硅层未被二氧化硅层覆盖的区域上沉积纳米晶娃层。
[0011]其中，在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层包括:利用等离子体增强化学气相沉积法，在高氢稀释条件下，在多晶硅层未被二氧化硅层覆盖的区域上沉积纳米晶硅层，且在沉积纳米晶硅层时加入硼烷或磷烷对纳米晶硅层进行掺杂。
[0012]其中，在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层包括:利用等离子体增强化学气相沉积法，在高氢稀释条件下，在多晶硅层未被二氧化硅层覆盖的区域上沉积纳米晶硅层，且在沉积纳米晶硅层时加入硼烷或磷烷对纳米晶硅层进行掺杂，在沉积过程中通过控制硼烷或磷烷的通入量，使得纳米晶硅层沉积后包括远离多晶硅层的上掺杂部和靠近多晶硅层的下掺杂部，上掺杂部的掺杂浓度大于下掺杂部的掺杂浓度。
[0013]其中，制造方法进一步包括:在二氧化硅层和纳米晶硅层上形成栅绝缘层；在栅绝缘层上形成仅覆盖栅绝缘层的中间区域的栅极金属层；在栅极金属层和栅绝缘层未被栅极金属层覆盖的区域上形成层间介质层；在层间介质层和栅绝缘层上形成过孔；在层间介质层上形成漏源金属层，漏源金属层经该过孔与纳米晶硅层导通。
[0014]其中，对非晶硅层进行处理使其中的非晶硅转变为多晶硅，以使得非晶硅层转变为多晶硅层包括:对非晶硅层进行激光准分子退火处理或者固相结晶处理使其中的非晶硅转变为多晶硅，以使得非晶硅层转变为多晶硅层。
[0015]本发明的有益效果是:区别于现有技术的情况，本发明薄膜晶体管采用多晶硅和纳米晶硅制得，可以简化LTPS显示面板的制造过程并降低LTPS显示面板的成本。
【附图说明】
[0016]图1是本发明薄膜晶体管的结构示意图；
[0017]图2是本发明纳米晶硅层的结构示意图；
[0018]图3是本发明的薄膜晶体管的制造方法的流程图；
[0019]图4是本发明在基板上形成缓冲层后的示意图；
[0020]图5是本发明在缓冲层上形成非晶硅层后的示意图；
[0021]图6是本发明对非晶硅层进行热氧化后的示意图；
[0022]图7是本发明对非晶硅层进行处理使其中的非晶硅转变为多晶硅后的示意图；
[0023]图8是本发明制造方法步骤S16中对二氧化硅层进行蚀刻后的示意图；
[0024]图9在多晶硅层未被二氧化硅层覆盖的区域上形成纳米晶硅层的示意图。
【具体实施方式】
[0025]下面结合附图和实施例对本发明进行详细的说明。
[0026]请参阅图1，图1是本发明薄膜晶体管的结构示意图。在本实施例中，薄膜晶体管包括基板10、设置于基板10上的缓冲层11、设置于缓冲层11上的多晶硅层12以及设置于多晶硅层12上的二氧化硅层13和纳米晶硅层14，其中二氧化硅层13和纳米晶硅层14位于同一层。优选地，基板10为陶瓷基板或者玻璃基板。优选地，缓冲层11为双层结构且包括设置于基板10上的氮化硅(SiNx)缓冲层以及设置于氮化硅缓冲层上的二氧化硅(S12)缓冲层。缓冲层11可以防止基板10中的金属离子扩散至薄膜晶体管内而影响薄膜晶体管的电性。优选地，二氧化娃层13和纳米晶娃层14的厚度均在Inm?20nm之间。
[0027]优选地，二氧化硅层13设置于多晶硅层12的中间区域上，纳米晶硅层14设置于多晶硅层12除多晶硅层12的中间区域的其他区域上。
[0028]优选地，请结合图1进一步参阅图2，图2是本发明纳米晶硅层的结构示意图。纳米晶硅层14掺杂有杂质，纳米晶硅层14包括远离多晶硅层12的上掺杂部141和靠近多晶硅层12的下掺杂部142，上掺杂部141的掺杂浓度大于下掺杂部142的掺杂浓度。
[0029]薄膜晶体管进一步包括设置于二氧化硅层13和纳米晶硅层14上的栅绝缘层15、设置于栅绝缘层15上且仅覆盖栅绝缘层15的中间区域的栅极金属层16、设置于栅极金属层16和栅绝缘层15未被栅极金属层16覆盖的区域上的层间介质层17以及设置于层间介质层17上的漏源金属层18，漏源金属层18通过设置于层间介质层17和栅绝缘层15上的过孔19与纳米晶硅层14导通。优选地，层间介质层17为氮化硅(SiNx)/ 二氧化硅(S12)叠层结构，更为优选地，层间介质层17包括设置于栅极金属层16和栅绝缘层15未被栅极金属层16覆盖的区域上的氮化硅介质层以及设置于氮化硅介质层上的二氧化硅介质层。
[0030]图2中上掺杂部141为高掺杂的纳米晶硅，具有优良的导电性，高掺杂的上掺杂部141可以和漏源金属层18形成良好的欧姆接触，并能以较小的损耗在漏源金属层18和多晶硅层12之间传递电信号。
[0031]多晶硅层12也掺杂有杂质。
[0032]图2中下掺杂部142的掺杂量小于上掺杂部141掺杂量，掺杂部142的掺杂量大于多晶硅层12的掺杂量，可以避免热载流子效应对薄膜晶体管的损耗。
[0033]请参阅图3，图3是本发明的薄膜晶体管的制造方法的流程图。在本实施例中，薄膜晶体管的制造方法包括以下步骤:
[0034]步骤Sll:提供基板。
[0035]在步骤Sll中，基板10为玻璃基板或者陶瓷基板，即提供基板具体可以为提供陶瓷基板或者玻璃基板。
[0036]步骤S12:在基板上形成缓冲层。
[0037]在步骤S12中，请参阅图4，图4是本发明在基板上形成缓冲层后的不意图。缓冲层11为双层结构且包括设置于基板10上的氮化硅(SiNx)缓冲层以及设置于氮化硅缓冲层上的二氧化硅(S12)缓冲层。在基板10上形成缓冲层11具体可以为:在基板上形成氮化硅缓冲层；在氮化硅缓冲层上形成二氧化硅缓冲层。缓冲层11可以防止基板10中的金属离子扩散至薄膜晶体管内而影响薄膜晶体管的电性。优选地，在基板10上形成缓冲层11具体为:利用化学气相沉积法在基板10上沉积缓冲层11。更具体的，在基板10上形成缓冲层11具体为:利用化学气相沉积法在基板10上沉积氮化硅缓冲层；利用化学气相沉积法在氮化硅缓冲层上沉积二氧化硅缓冲层。
[0038]步骤S13:在缓冲层上形成非晶硅