电子设备106作为集成 电路示出，但是这仅仅是用于示例性目的。相关技术领域的普通技术人员将认识到，电子设 备102可以代表任意合适的电子设备，一些实例是，诸如移动通信设备或计算设备，或者合 适的电子设备的一个或多个无源部件和/或一个或多个有源部件。很多时候，电子设备106 放置在如图1所示的封装内。在这种情况下，在将窄光束104聚焦到电子设备106之前，攻 击者可以将电子设备106曝光。
[0037] 窄光束104可以足够精确以准确地对准电子设备106的具体区域。该具体区域可 以是从电子设备106本身到电子设备106的一个或多个无源部件和/或一个或多个有源部 件。在大多数情况下，窄光束104表示光的光脉冲。然而，在不背离本公开的精神和范围的 情况下，对于相关领域的普通技术人员来说，其他表示也是可能的。通常，窄光束104利用 电子设备106对光的固有灵敏度。电子设备106通常包括形成在半导体衬底上的一个或多 个有源部件。在一些情况下，窄光束104可以切换这些一个或多个有源部件，以在电子设备 106中引起光故障。一些实例是，光故障可以包括接旁路、内存转储、密钥（key)归零、差分 故障分析、或者影响对策。
[0038] 防Ih对组合逻辑的激光沣入攻击
[0039] 图2示出了根据本公开示例性实施例的用于防止激光注入攻击的技术。集成电 路，例如，诸如电子设备106,包括配置和布置为执行一个或多个功能的一个或多个无源部 件和/或一个或多个有源部件。该一个或多个无源部件和/或一个或多个有源部件可以制 作到半导体衬底的一个或多个扩散层、一个或多个多晶硅层、和/或一个或多个金属层上。 这些各个层可以互连以形成集成电路。
[0040] 该一个或多个扩散层可以以图2所示的方式延伸。如图2所示，组合逻辑单元200 包括在半导体衬底的扩散层中的第一扩散区202和第二扩散区204、以及形成在第一扩散 区202和第二扩散区204上的多晶硅层206。第一扩散区202表示p型扩散层，其用于形成 半导体衬底中的一个或多个无源部件和/或一个或多个有源部件的P型晶体管，并且第二 扩散区204表示η型扩散层，其用于形成半导体衬底中的一个或多个无源部件和/或一个 或多个有源部件的η型晶体管。多晶硅层206通常用于形成一个或多个无源部件和/或一 个或多个有源部件之间的互连。
[0041] 通常，第一扩散区202的特征在于形成ρ型晶体管的"小型"漏区，并且第二扩散 区的特征在于形成η型晶体管的"大型"漏区。然而，该实例并非是限制性的，在不背离本 公开的精神和范围的情况下，相关领域的普通技术人员将认识到，第一扩散区202的特征 可以在于形成Ρ型晶体管的"大型"漏区，并且第二扩散区的特征可以在于形成η型晶体管 的"小型"漏区。
[0042] 在激光注入攻击中，例如如图1所示，ρ型晶体管的"小型"漏区和η型晶体管的 "大型"漏区可以形成二极管，以收集来自半导体衬底的电荷。Ρ型晶体管接受的电荷可以 增加第一扩散区202中的累积电荷，并且η型晶体管捐献的电荷可以减少第二扩散区204 中的累积电荷。收集的电荷的量级通常取决于第一扩散区202和第二扩散区204的制作布 局。可以扩充第一扩散区202和/或第二扩散区204的大小，以影响在激光注入攻击期间 收集的电荷的量级。
[0043]例如，如图2所示，第二扩散区204的大小大于第一扩散区202的大小，使得在激 光注入攻击期间，第二扩散区204捐献的电荷多于第一扩散区202接受的电荷。结果，在激 光注入攻击期间，组合逻辑单元200的输出将会被驱动或偏置到逻辑低值。可选地，第二扩 散区204的大小小于第一扩散区202的大小，使得在激光注入攻击期间，第二扩散区204捐 献的电荷比第一扩散区202接受的少。结果，在激光注入攻击期间，组合逻辑单元200的输 出将会被驱动或偏置到逻辑高值。将组合逻辑单元200的输出驱动到逻辑低或者逻辑高， 可以使得在激光注入攻击期间将组合逻辑单元200的输出驱动到安全状态，即逻辑低或逻 辑高。结果，在激光注入攻击期间，组合逻辑单元200的输出不会进入会引起故障的状态。
[0044] 第一扩散区202和/或第二扩散区204的大小可以在单元或电路级实现。例如， 第一扩散区202和/或第二扩散区204的大小可以在组合逻辑单元200的制造布局内部 增大，或者单独二极管可以附接到组合逻辑单元200的输出并且放置为靠近组合逻辑单元 200 〇
[0045]一个或审多小尺寸CMOS光检测电路
[0046] 图3示出了根据本公开示例性实施例的一个或多个小尺寸CMOS光检测电路。图 3中示出了光检测电路300及其对应的制造布局302。光检测电路300包括偏置置位复位 (S-R)锁存器，其第一逻辑NAND门304与第二逻辑NAND门306交叉耦接。如图3所示，可 以在平面几何图形方面对光检测电路300进行定义，该几何图形对应于一个或多个扩散层 308、一个或多个多晶硅层310、以及如图3中的制造布局302所示的层之间的一个或多个互 连312。该一个或多个扩散层308包括用于第一逻辑NAND门304的p型晶体管的"大型" 漏区314和用于第二逻辑NAND门306的η型晶体管的"大型"漏区316,以形成激光检测电 路。为了方便起见，如上述图2所述，"大型"漏区314示出为漏区扩展的电路级实现，并且 "大型"漏区316示出为漏区扩展的单元级实现。然而，相关领域的普通技术人员将认识到， 在不背离本公开的精神和范围的情况下，"大型"漏区310和/或"大型"漏区316可以不同 地实现。
[0047] 例如如图1所述，"大型"漏区314和/或"大型"漏区316可以增大偏置S-R锁 存器对激光注入攻击的灵敏度。如图3所示，"大型"漏区314在逻辑低，并且"大型"漏区 316在逻辑高，称为光检测电路300的初始状态。可以使用偏置S-R锁存器的输入&和输 入^来将偏置S-R锁存器初始化到初始状态，并且测试偏置S-R锁存器的功能，以确保 偏置S-R锁存器还没有被篡改。在该初始状态下，光检测电路300的输出在逻辑低。
[0048] 在激光注入攻击期间，"大型"漏区314可以变化到逻辑高，并且"大型"漏区316 可以变化到逻辑低，称为光检测电路300的检测状态。在激光注入攻击期间，"大型"漏区 314可以接受来自半导体衬底的电荷，并且"大型"漏区316可以向半导体衬底捐献电荷。 "大型"漏区314从逻辑低到逻辑高的变化以及"大型"漏区316从逻辑高到逻辑低的变化 使得光检测电路300的输出处于可以被检测的逻辑高。
[0049] 相比于集成电路的其他电子部件，由于其尺寸相对较小，光检测电路300可以容 易地与集成电路的其他电子部件混合。这允许多个光检测电路300呈网格排列，以检测对 集成电路的激光注入攻击。另外，光检测电路300的的相对较小的尺寸可以允许光检测电 路300与集成电路中的关键部件配对，以确保在这些关键部件附近有检测器单元，以检测 激光注入攻击。
[0050]屏蔽晶体管免夸底而激光沣入攻击
[0051] 图4示出了根据本公开示例性实施例的用于屏蔽一个或多个晶体管免受底部激 光注入攻击的技术。集成电路被制造到具有顶面和底面的半导体衬底上。集成电路的一个 或多个扩散层、一个或多个多晶硅层、和/或层之间的一个或多个互连通常形成在半导体 衬底的顶面上，以形成集成电路的顶面。例如如图1所示，当前存在的传统屏蔽技术屏蔽集 成电路的顶面不受激光注入攻击。然而，可以通过用激光注入攻击照射集成电路的底面来 躲过这些传统屏蔽方法。
[0052] 如图4所示，集成电路400可以包括形成在ρ型半导体衬底408上的η型晶体管 402、第一p型晶体管404、以及第二p型晶体管406。值得注意的是，这仅仅用于说明性目 的，在不背离本公开的精神的范围的情况下，显然，对于相关领域的普通技术人员而言，集 成电路400可以仅包括η型晶体管，仅包括p型晶体管，或者η型晶体管和p型晶体管的任 意合适组合。虽然集成电路400将要被描述为形成在ρ型半导体衬底上，在不背离本公开的 精神的范围的情况下，相关了领域的普通技术人员将认识到，类似的集成电路可以形成在η 型半导体衬底上。
[0053] 很多时候，当来自激光注入攻击的光（例如，诸如窄光束104)通过集成电路400 的底面注入时，从Ρ型半导体衬底408内部扩散的电荷45