压印有图案以形成隔离器件区域的基板的制作方法
【专利说明】压印有图案从形成隔离器件区域的基板
【背景技术】
[0001] 电子器件有时是用有机或反应性材料的复杂地图案化的复合膜堆叠制造而成。有 机发光二极管显示器例如可由有机和反应性材料（诸如巧、领W及氣化飽等）的薄层制成。 为了形成电子器件，运些复合膜堆叠的有源器件通常必须与电路的其他部件对齐。
【附图说明】
【具体实施方式】 [0002] 部分参考附图，其中：
[0003] 图1示出了根据各种实施方案的包括具有隔离器件的图案化基板的示例装置；
[0004] 图2示出了根据各种实施方案的包括具有隔离器件的图案化基板的示例系统； 阳0化]图3-15示出了根据各种实施方案的用于形成具有包含隔离器件的图案化基板的 装置的方法中的各个阶段；
[0006] 图16示出了根据各种实施方案的包括具有隔离器件的图案化基板的另一示例装 置；
[0007] 图17是根据各种实施方案的用于制造包括具有隔离器件的图案化基板的装置的 示例方法的流程图；
[0008] 图18是根据各种实施方案的用于制造包括具有隔离器件的图案化基板的装置的 另一示例方法的流程图；
[0009] 图19是根据各种实施方案的用于制造包括具有隔离器件的图案化基板的装置的 另一示例方法的流程图；W及
[0010] 图20示出了根据各种实施方案的包括具有隔离器件的图案化基板的示例系统。
【具体实施方式】
[0011] 电子器件制造工艺有时设及到图案化技术。例如，光刻使用需要经沉积、图案化且 之后被去除的光刻胶图案，但是运种光刻可对器件的材料造成损坏。阴影掩模可设及穿过 在机械稳固膜中具有孔图案的掩模的孔来沉积材料，并且之后去除掩模。然而，此后一种方 法通常具有低分辨率，使得缩放至微米或纳米级变得困难、在较大区域上，尤其是在柔性基 板上的对齐能力不佳，并且可因机械接触而损坏基板。高分辨率掩模还可为高制造成本的， 并且难W处理和再利用非常薄的掩模。此外，基于光刻胶的光刻W及阴影掩模可能不适用 于其中使用连续工艺的漉对漉制造。
[0012] 其他制造工艺可适用于漉对漉制造，然而，仍会由于敏感器件材料而面临问题。工 艺敏感材料可包括例如用于新型显示器、存储器、或传感器的有机或反应性材料的薄膜。形 成工艺敏感材料的复合堆叠可需要仔细控制的界面W实现高性能W及机械粘附，运可通过 在堆叠的所有层的沉积期间或之后图案化或层压来抑制膜堆叠的破坏。
[0013] 在一些情况下，电子器件可能需要将有源器件与电路的其他部件对齐。尤其对于 在柔性基板上制造而言，对齐可由于尺寸的变化而是有问题的，尺寸的变化可起因于处理。 运对其中无法使用刚性载体的漉对漉制造可能是更大的问题。
[0014] 本文中所描述的是用于制造具有压印有图案W形成有源堆叠的隔离区域的基板 的装置和系统的方法的实施例。各种实施方案可适用于用对暴露于典型的图案化操作敏感 的材料形成器件。此外，在各种实施方案中，有源堆叠的隔离区域可便于与驱动电路系统对 齐，或可避免对完全对齐的需要。各种实施方案可尤其适用于使用漉对漉压印来低成本制 造微米或纳米级器件阵列。
[0015] 现在转至图1，示出的是示例装置100,该装置100包括基板102,基板102可包括 导电材料层103并且可包括压印有处于第一级的多个凹陷区域112和处于第二级的多个隆 起区域114的图案的至少一个区域。在各种实施方案中，多个凹陷区域112和隆起区域114 可形成于导电材料层103之上。装置100可包括有源堆叠106的隔离区域，W及在有源堆 叠106的区域上的导电材料层108。有源堆叠106的隔离区域可形成于导电材料层110上。 有源堆叠106的区域可形成在凹陷区域112上、或形成在凹陷区域112和隆起区域114上， 如图所示。凹陷区域112上的有源堆叠106的区域可通过隆起区域114彼此物理隔离，如 图所示，其中导电材料层103同时接触凹陷区域112中的有源堆叠106的区域，从而形成公 共层或接地层。在各种实施方案中，作为制造有源堆叠106的隔离区域的副产物，隆起区域 上的有源堆叠106的区域可W是不连接的。
[0016] 导电材料层108、110可包括电极，从而使得有源堆叠106的多个隔离区域与导电 材料层108、110可形成相应多个隔离器件116。在各种实施方案中，器件116可为W下器 件，诸如，例如，在横杆架构（cross-bararchitecture)的结点处形成的开关或其中导电材 料层108、110形成端子的垂直取向双端器件。垂直取向双端器件可包括诸如但不限于二极 管、开关、忆阻器和电容器之类的器件。在各种实施方案中，器件116可为可由晶体管阵列 寻址的器件。在一些实施方案中，例如，器件116可为用于形成OL邸显示器的有机发光二 极管（OLED)或用于固态照明的阵列。在一些实施方案中，器件116可为包括忆阻器或诸如 例如分子开关之类的非易失性开关的存储或存储器阵列。在一些实施方案中，器件116可 形成传感器阵列，诸如，例如，图像、X射线或福射传感器。
[0017] 有源堆叠106可包括用于形成器件116的一个或多个层。对于器件包括OL邸的 实施方案，例如，有源堆叠106可包括有机发光二极管堆叠。在一些实施方案中，有机发光 二极管堆叠可包括至少一发射层。
[0018] 导电材料层103、108、110可包括适于分别形成隔离器件116的公共/接地层W及 顶部电极和底部电极的任何导电材料。在各种实施方案中，导电材料层110可包括选自金 属氧化物（诸如，例如，铜锡氧化物等）、金属、石墨及它们的组合的导电材料。在各种实施 方案中，导电材料层108可包括选自侣、银、金及它们的组合的导电材料。在各种实施方案 中，导电材料层103可包括选自金属氧化物（诸如，例如，铜锡氧化物等）、金属、石墨、侣、 银、金及它们的组合的导电材料。
[0019] 通过使用具有凹陷区域112和隆起区域116的图案化基板102形成器件116,器 件116可形成为使得器件116在没有用于隔离器件116的后处理（诸如湿法或干法蚀刻操 作）的情况下彼此隔离。利用运种自隔离，各实施方案可尤其适合于漉对漉制造和/或制 造微米或纳米级器件阵列。在各种实施方案中，由于器件116在形成时被隔离，因此相比于 非自隔离器件，器件116可被层压至驱动电路系统（诸如，例如，具有电极的电子背板）而 没有对齐或具有最小对齐。
[0020] 图2示出了包括装置200的示例系统218,在一些实施方案中，该装置200可W是 像本文中参考图1所描述的装置100的装置，该装置200包括图案化基板202W及多个隔 离器件216。电子器件200可包括粘合至另一基板的器件216。在各种实施方案中，该另一 基板可包括具有多个电极222W驱动器件216的电子背板220。在各种实施方案中，电子器 件200可W是显示器。该显示器可W是刚性或柔性显示器。显示器的示例可包括但不限于 发光二极管显示器、有机发光二极管显示器、有源矩阵有机发光二极管显示器、无源矩阵有 机发光二极管显示器等等。
[0021] 在各种实施方案中，可使用粘合剂224来将器件216层压至电子背板220。粘合剂 224可包括嵌有各向异性导体226的粘合剂，各向异性导体226允许高电流沿Z方向从一