列的操作包括改变栅极线16的电位(并因而使TFT的半导体沟道在两个或更多个电导级之间切换)，同时将第三图案化的导体层的电位维持在基本上恒定的值，这起到在第三图案化的导体层4所重叠的半导体层12的部分中电容性地引起半导体层12的这些部分的电导的减小。这些部分的电导的减小用来抑制经由半导体层12的在源电极电路8和漏电极电路10之间的泄漏电流，该泄漏电流可能导致TFT之间不期望的串扰和来自存储电容器的不期望的电荷泄漏；并且还抑制源电极导体(源极寻址线)之间(特别是在像素阵列的周围)的泄漏电流，该抑制具有减小功耗的益处。
[0021]例如，半导体材料是p型半导体，对第三图案化的导体层施加高的正偏置电压用以减小半导体材料的电导。施加到第三图案化的导体层4的高的正电压使半导体的自由正电荷载流子完全耗尽，并因而减小半导体12的电导。⑴此正电压与(ii)第三图案化的导体层4和半导体层12之间的介电层6的厚度的比被选择为:和(iii)施加到栅极线16以使相应行的TFT切换到截止状态的电压(Vgate_off)与(iv)源电极电路8/漏电极电路10和栅极线16之间的栅极介电层的厚度的比的数量级相同。
[0022]与源电极导体8和漏电极导体10相对照，第三图案化的导体层4是在阵列中的所有TFT上连续的，并且仅需要一个到第三图案化的导体层4的触点来施加抑制上述经由栅电极电路16的区域外的基本上所有区域中的半导体层的源极漏极层级处的导体之间的泄漏电流所必需的电位。
[0023]而且，通过将上述高的正电压施加到第三图案化的导体层4所消耗的电功率是低的，因为在TFT阵列的操作期间，不存在直接流入第三图案化的导体层4的电流，并且不存在施加到第三图案化的导体层4的电压的切换。
[0024]设置了第三图案化的导体层4的层级也可以包括在TFT阵列的区域外的一个或更多个独立导体，所述独立导体用作设置支持TFT阵列的操作的逻辑电路的额外的底栅极TFT的底栅电极。
[0025]在上文说明了且图中例示了的示例中，第三图案化的导体层设置在衬底的与界定源极导体和漏极导体的导体层相同的一侧上。根据一个变型，第三图案化的导体层形成于衬底的与源极导体和漏极导体相反的一侧上，而支撑衬底2额外还起到第三图案化的导体层和半导体层之间的电介质的作用。
[0026]在上文说明了且图中例示了的示例中，TFT阵列是顶栅极TFT的阵列。然而，相同的技术同样可应用于底栅极TFT的阵列；对于底栅极TFT阵列的情况，第三图案化的导体层会是三个图案化的导体层中最后要形成的，并且将形成在界定源极导体和漏极导体的图案化的导体层之上的层级处。
[0027]除了上文清晰地提及了的任何变型以外，在本发明的范围内对所说明的实施例的各种其它变型对本领域技术人员而言都是明了的。
【主权项】
1.一种操作器件的方法，所述器件包括:图案化的导体层，界定多个晶体管的源电极电路和漏电极电路；半导体层，设置每个晶体管的在所述源电极电路和所述漏电极电路之间的相应的半导体沟道；以及栅电极电路，与多个晶体管器件的所述半导体沟道重叠，用于使所述半导体沟道在两个或更多个电导级之间切换；其中所述方法包括使用独立于所述栅电极电路的一个或更多个其它导体以电容性地引起所述半导体沟道外的所述半导体层的一个或更多个区域的导电性的降低。2.根据权利要求1所述的方法，其中所述半导体层的所述一个或更多个区域包括所述栅电极电路的区域外的一个或更多个区域。3.根据权利要求2所述的方法，其中所述一个或更多个区域包括所述栅电极电路的区域外的其中所述源电极电路和所述漏电极电路彼此最接近的一个或更多个区域。4.根据权利要求1-3中的任何一项所述的方法，包括:电容性地引起所述半导体层的所述一个或更多个区域的导电性的降低，并同时使用所述栅电极电路以电容性地引起一个或更多个所述半导体沟道的导电性的改变。5.根据权利要求1-4中的任何一项所述的方法，其中所述一个或更多个其它导体设置在所述图案化的导体层的与所述栅电极电路相反的一侧。6.根据权利要求5所述的方法，其中所述一个或更多个其它导体包括在所述多个晶体管的所述源电极电路和所述漏电极电路之间的除了所述半导体沟道以外的基本上所有区域上延伸的导体层。7.一种控制器件，包括:第一图案化的导体层，界定多个晶体管器件的源电极电路和漏电极电路；半导体层，设置位于每个晶体管器件的源电极电路和漏电极电路之间的相同的晶体管器件的相应的半导体沟道；第二图案化的导体层，界定用于与所述多个晶体管器件的半导体沟道电容性耦合并且使所述半导体沟道在两个或更多个电导级之间切换的栅电极电路；其中所述半导体层延伸超过所述半导体沟道到达位于所述源电极电路和所述漏电极电路之间的其它区域；并且其中所述器件还包括布置在所述半导体层的与所述第二图案化的导体层相反的一侧的第三图案化的导体层，其中所述第三图案化的导体层在所述多个晶体管的所述源电极电路和所述漏电极电路之间的除了所述半导体沟道以外的基本上整个区域上延伸。
【专利摘要】一种操作器件的技术，所述器件包括：图案化的导体层，界定多个晶体管的源电极电路和漏电极电路；半导体层，设置每个晶体管的在所述源电极电路和所述漏电极电路之间的相应的半导体沟道；以及栅电极电路，与多个晶体管器件的所述半导体沟道重叠，用于使所述半导体沟道在两个或更多个电导级之间切换；其中所述技术包括使用独立于所述栅电极电路的一个或更多个其它导体以电容性地引起所述半导体沟道外的所述半导体层的一个或更多个区域的导电性的降低。
【IPC分类】H01L27/12, H01L21/765
【公开号】CN105393355
【申请号】CN201480037535
【发明人】S·里德尔
【申请人】弗莱克因艾伯勒有限公司
【公开日】2016年3月9日
【申请日】2014年7月1日
【公告号】DE112014003128T5, WO2015000884A1...