部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成Si02层，并在沟槽中、Si02层上沉积多晶硅以形成栅极的步骤。
[0054]其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼尚子，注入尚子的剂量为2E+12atoms/cm2,注入尚子的能量为80KeV。
[0055]实施例4
[0056]本实施例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成Si02层，并在沟槽中、Si02层上沉积多晶硅以形成栅极的步骤。
[0057]其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼尚子，注入尚子的剂量为3E+12atoms/cm2,注入尚子的能量为60KeV。
[0058]实施例5
[0059]本实施例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成Si02层，并在沟槽中、Si02层上沉积多晶硅以形成栅极的步骤。
[0060]其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼离子，注入离子的剂量为4E+12atomS/cm2，注入离子的能量为60KeV。
[0061]实施例6
[0062]本实施例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成Si02层，并在沟槽中、Si02层上沉积多晶硅以形成栅极的步骤。
[0063]其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼尚子，注入尚子的剂量为5E+12atoms/cm2,注入尚子的能量为40?80KeV。
[0064]对比例1
[0065]本对比例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，以及在沟槽的内壁上形成3102层，并在沟槽中、Si02层上沉积多晶硅以形成栅极的步骤。其中，半导体基体为N型单晶石圭。
[0066]测试:对实施例1至6和对比例1得到的沟槽型MOSFET进行电场强度测试，测试结果如图8所示。同时，还对实施例1至6和对比例1得到的沟槽型MOSFET中栅极和漏极之间的电容进行了模拟，模拟的结果见图9。
[0067]如图8所示，实施例1至6得到的沟槽型MOSFET中沟槽底部位置的电场强度明显小于比例1得到的沟槽型MOSFET中沟槽底部位置的电场强度，且实施例1至6得到的沟槽型MOSFET中高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置。从图9可以看出，对比例1得到的沟槽型MOSFET中栅极和漏极之间的电容为53.7pF，而实施例1至6得到的沟槽型MOSFET中栅极和漏极之间的电容为42.6?53.lpF，特别地，实施例6得到的沟槽型MOSFET中栅极和漏极之间的电容为42.6pF,相比对比例1得到的沟槽型MOSFET中栅极和漏极之间的电容减少了 20.67%。由此可见，栅极和漏极之间的米勒电容得以有效降低，从而有利于提高沟槽型M0SFET的运行速度。
[0068]从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果:
[0069](1)本申请通过先对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反，然后在沟槽中形成栅极结构，从而形成了沟槽型M0SFET。
[0070](2)由于注入离子的导电类型与半导体基体的导电类型相反，因此该注入离子能够降低沟槽底部位置的电场强度，并能够将高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置，从而减少了栅极与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽型MOSFET的可靠性。
[0071](3)栅极和漏极之间的米勒电容得以降低，从而提高了沟槽型MOSFET的运行速度。
[0072](4)该制作方法简单且容易操作，有利于降低了沟槽型MOSFET的制作成本。
[0073]以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
【主权项】
1.一种沟槽型MOSFET的制作方法，其特征在于，所述制作方法包括以下步骤: 在半导体基体中形成沟槽； 对所述沟槽进行离子注入以在所述沟槽底部的所述半导体基体中形成离子注入区，且注入离子的导电类型与所述半导体基体的导电类型相反； 在所述沟槽中形成栅极结构。2.根据权利要求1所述的制作方法，其特征在于，所述半导体基体为N型单晶硅，所述注入离子为硼离子。3.根据权利要求1或2所述的制作方法，其特征在于，所述离子注入的步骤中，所述注入尚子的剂量为5E+11?5E+12atoms/cm2,所述注入尚子的能量为40?80KeV。4.根据权利要求3所述的制作方法，其特征在于，所述离子注入的步骤中，所述注入离子的剂量为5E+12atomS/cm2，所述注入离子的能量为60KeV。5.根据权利要求3所述的制作方法，其特征在于，在所述离子注入的步骤中，形成高度为所述沟槽高度的1/20?1/10的所述离子注入区。6.根据权利要求1所述的制作方法，其特征在于，形成所述栅极结构的步骤包括: 在所述沟槽的内壁上形成栅氧化物层； 在所述沟槽中、所述栅氧化物层上沉积多晶硅以形成栅极。7.根据权利要求1所述的制作方法，其特征在于， 形成所述沟槽的步骤包括:在所述半导体基体的表面上形成掩膜层，然后刻蚀所述掩膜层和所述半导体基体以形成所述沟槽； 在形成所述栅极结构之后，去除所述掩膜层。8.根据权利要求7所述的制作方法，其特征在于，在形成所述掩膜层之前，在所述半导体基体中靠近所述沟槽顶部的位置形成源极，在所述半导体基体中远离所述沟槽的一侧形成漏极。9.一种沟槽型MOSFET，其特征在于，所述沟槽型MOSFET由权利要求1至8中任一项所述的制作方法制作而成。10.一种半导体器件，包括至少一个所述沟槽型M0SFET，其特征在于，所述沟槽型MOSFET由权利要求1至8中任一项所述的制作方法制作而成。
【专利摘要】本申请公开了一种沟槽型MOSFET的制作方法、沟槽型MOSFET及半导体器件。其中，该制作方法包括以下步骤：在半导体基体中形成沟槽；对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反；在沟槽中形成栅极结构。在该制作方法中，由于注入离子的导电类型与半导体基体的导电类型相反，因此该注入离子能够降低沟槽底部位置的电场强度，并能够将高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置，从而减少了栅极与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽型MOSFET的可靠性。
【IPC分类】H01L21/265, H01L21/336, H01L29/06, H01L29/78
【公开号】CN105448720
【申请号】CN201410370501
【发明人】黄晨
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年3月30日
【申请日】2014年7月30日