半导体装置的制造方法
【技术领域】
[0001] 本发明涉及半导体装置的制造方法。
【背景技术】
[0002] 以住，作为在电动汽车（EV:ElectricVehicle)和/或电动混合动力汽车（EHV: ElectricandHybridVehicle)等中使用的功率器件，众所周知有例如沟槽栅结构的绝缘 栅型双极晶体管（IGBT:InsulatedGateBipolarTransistor)。沟槽栅结构在形成于半 导体基板的表面的槽（沟槽）内隔着氧化膜而埋入有栅电极。沟槽栅结构与在半导体基板 的表面具备栅电极的平面栅结构相比，能够制成更微细的单元结构。接下来，对沟槽栅结构 的纵型IGBT的制造方法进行说明。
[0003] 图18~20是表示现有的半导体装置在制造过程中的状态的截面图。首先，如图 18所示，在成为η型漂移层101的η型半导体基板（硅（Si)基板）的正面的表面层形成 p型基区102。接下来，形成从基板正面贯通p型基区102而到达η型漂移层101的沟槽 103。接着，按顺序进行热氧化处理和掺杂多晶娃（dopedPoly-Si)生长，通过蚀刻而在沟 槽103的内部隔着栅绝缘膜（栅氧化膜）104形成栅电极105。接下来，将后述的离子注入 的成为缓冲层的厚度薄的氧化膜（未图示）形成在η型半导体基板的正面。
[0004] 接下来，利用光刻法在η型半导体基板的正面形成与ρ+型接触区106的形成区域 对应的部分开口的抗蚀掩模111。接着，将抗蚀掩模111作为掩模，以与基板正面（主面） 垂直的注入角度进行硼（Β)的离子注入112,在ρ型基区102的被夹持在相邻的沟槽103间 的部分（以下，称为台面部）的中央附近的表面层选择性地形成Ρ+型接触区106。接下来， 去除抗蚀掩模111。接着，如图19所示，利用光刻法在η型半导体基板的正面形成与η+型 发射区107的形成区域以及栅电极105对应的部分开口的抗蚀掩模113。
[0005] 接下来，将抗蚀掩模113和栅电极105作为掩模，以与基板正面垂直的注入角度进 行砷（As)的离子注入114,在ρ型基区102(台面部）的被沟槽103与ρ+型接触区106夹 持的部分的表面层选择性地形成η+型发射区107。η+型发射区107以与栅绝缘膜104的沿 沟槽103的侧壁的部分接触的方式形成。接着，去除抗蚀掩模113。接下来，如图20所示， 通过热处理进行活性化和热扩散，使Ρ+型接触区106和η+型发射区107分别达到预定的扩 散深度。特别地，使η+型发射区107热扩散，以使栅电极105的上表面的高度成为位于η+ 型发射区107的内部的高度。其后，通过利用通常的方法来形成省略图示的层间绝缘膜、发 射电极、Ρ+型集电层、集电极等，从而完成沟槽栅结构的IGBT。
[0006] 作为沟槽栅结构的另外的M0S(金属-氧化膜-半导体）型半导体装置，提出了如 下装置。在第一源区、第二源区和源接触区中，第一源区与沟槽的周围的栅电极最接近，接 下来，按第二源区、源接触区的顺序从栅电极分离。第一源区的深度形成为比第二源区的深 度浅。对于第一源区，通过缩短扩散时间，降低扩散温度或者调整杂质注入量，从而较浅地 形成（例如，参照下述专利文献1 (第0018段））。
[0007] 作为沟槽栅结构的M0S(金属-氧化膜-半导体）型半导体装置的其它制造方法， 提出了如下方法。向P型阱区选择性地注入砷。这时，从相对于基板表面的垂直方向朝向 沟槽的长度方向的一侧倾斜的倾斜方向和朝向另一侧倾斜的倾斜方向这二个方向注入砷。 注入角度设定为相对于基板表面的垂直方向为10度以上且30度以下的范围的角度。接 着，进行热处理，使砷扩散和活性化，在P型阱区的表面层选择性地形成n+型源区。其后，在 P型阱区的被n+型源区夹持的区域的表面层形成p+型阱接触区（例如，参照下述专利文献 2(第 0030 ~0033 段，图 6))。
[0008] 另外，作为沟槽栅结构的M0S型半导体装置的其它制造方法，提出了通过离子注 入，利用各不相同的离子注入，按顺序形成P型接触区、η型源区和p型相反区（p型接触 区）后，对这些区域一并进行热处理而使其扩散和活性化的方法（例如，参照下述专利文献 3(第0154~0155段，图17))。在下述专利文献3中，将抗蚀掩模和沟槽内部的栅电极作 为掩模，进行用于形成η型源区的砷的离子注入。由此，通过在栅电极的表面（沟槽上部） 不用抗蚀掩模覆盖而进行用于形成η型源区的离子注入，从而防止η型源区与沟槽侧壁的 栅绝缘膜分离地形成。
[0009] 现有技术文献
[0010] 专利文献
[0011] 专利文献1 :日本特开2006-120894号公报
[0012] 专利文献2 :日本特开2008-034615号公报
[0013] 专利文献3:国际公开第2012/124784号
【发明内容】
[0014] 技术问题
[0015] 然而，在上述专利文献1~3中，由于分别通过离子注入形成源区和接触区，所以 进行两次用于形成离子注入用掩模的光刻工序。另外，在上述专利文献1中，为了形成第一 源区、第二源区，要形成分别不同的离子注入用掩模。因此，在利用光刻法进行的离子注入 用掩模的构图的定位（对位）偏离了基于设计条件的预定位置时，可能存在如下问题。例 如，在沟槽栅结构的IGBT中，为了防止闩锁的发生，通常通过调整离子注入的加速电压等 而使Ρ+型接触区106的深度比η+型发射区107的深度深。因此，在用于形成ρ+型接触区 106的抗蚀掩模111的构图的定位从台面部的中央向沟槽103侧偏离时，通过其后的热处理 进行的Ρ+型接触区106的横向扩散（向与深度方向正交的方向的扩散）也向沟槽103侧偏 离。通过该横向扩散，从而Ρ+型接触区106的ρ型杂质（硼）扩散到η+型发射区107的正 下方（集电极侧）的形成有沟道（η型的反转层）的部分（ρ型基区102的被η+型发射区 107与η型漂移层101夹持的部分），该部分中的ρ型杂质浓度变高。其结果，存在阈值电 压Vth比预定的值高，产生缺陷的问题。
[0016] 另外，在上述专利文献1中，还产生如下问题。图17是表示现有的半导体装置在 制造过程中的状态的截面图。在图17中示出通过从与基板正面垂直的方向朝向多个沟槽 103并列的方向侧倾斜的倾斜方向进行砷的离子注入（以下，称为倾斜离子注入）116,从而 形成n+型发射区107的情况。如图17所示，用于形成η+型发射区107的倾斜离子注入116 在未利用抗蚀掩模115来覆盖沟槽103的上部（在沟槽103的内部所形成的栅电极105的 表面）的状态下进行。因此，通过倾斜离子注入116注入的η型杂质（砷）可能从在沟槽 103侧壁的栅氧化膜104的从抗蚀掩模115的下表面到被蚀刻了的栅电极105的上表面为 止的间隙露出的部分118,通过栅氧化膜104而到达相邻的单位单元的台面部（用虚线箭 头表示的部分），在相邻的单位单元的台面部的表面层形成对主动作没有贡献的n+型区域 117。由此，可能存在元件错误动作，或者在n+型区域117的位置，在关断时因电场集中等 而导致元件耐压降低和/或破坏。
[0017] 为了消除上述的现有技术的问题点，本发明的目的在于提供一种能够稳定地确保 预定的电特性的半导体装置的制造方法。
[0018] 技术方案
[0019] 另外，为了解决上述的课题，实现本发明的目的，本发明的半导体装置的制造方法 具有如下特征。首先，进行第一工序，在第一导电型的半导体基板的正面的表面层形成第二 导电型的第一半导体区域。接下来，进行第二工序，以预定的间隔形成多个在深度方向上贯 通上述第一半导体区域的沟槽。接着，进行第三工序，在上述沟槽的内部隔着栅绝缘膜形成 栅电极。接下来，进行第四工序，在上述半导体基板的正面形成选择性地露出上述第一半导 体区域的至少上述沟槽侧的部分的第一掩模膜。接着，进行第五工序，将上述第一掩模膜作 为掩模，进行第一导电型杂质的第一离子注入，以与上述栅绝缘膜的沿着上述沟槽的侧壁 的部分接触的方式形成第一导电型的第二半导体区域。接下来，进行第六工序，去除上述第 一掩模膜。接着，进行第七工序，在上述半导体基板的正面形成选择性地露出上述第一半导 体区域的与上述第二半导体区域相比远离上述沟槽的部分的第二掩模膜。接着，进行第八 工序，将上述第二掩模膜作为掩模，以与上述半导体基板的正面垂直的注入角度进行第二 导电型杂质的第二离子注入，以与上述第二半导体区域接触的方式形成杂质浓度比上述第 一半导体区域高的第二导电型的第三半导体区域。接下来，进行第九工序，去除上述第二掩 模膜。并且，在上述第五工序中，在由上述第一掩模膜覆盖上述栅电极的表面的状态下，作 为上述第一离子注入，以相对于与上述半导体基板的正面垂直的方向朝向多个上述沟槽并 列的第一方向侧倾斜的注入角度进行上述第一导电型杂质的倾斜离子注入。
[0020] 另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第五 工序中，作为上述第一离子注入，除了上述倾斜离子注入以外，还以与上述半导体基板的正 面垂直的注入角度进行上述第一导电型杂质的离子注入。
[0021] 另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第五 工序