为掩模，以与基板正面垂直的注入角度进行η型杂质的离子注入（以 相对于与基板正面垂直的方向为〇度的注入角度进行的离子注入：以下，称为垂直离子注 入）13。此时，η+型发射区6的平面形状成为与第一抗蚀掩模11的开口部12大致相同的 平面形状。另外，η+型发射区6的沟槽短边方向的宽度wl与第一抗蚀掩模11的开口部12 的沟槽短边方向的宽度w2大致相同。该垂直离子注入13的条件可以是例如将加速电压设 为lOOkeV左右，将注入量设为3.OX1015/cm2左右。
[0076] 此外，如图4所示，作为第一离子注入，将与垂直离子注入13相同的第一抗蚀掩模 11作为掩模，以相对于基板正面垂直的方向朝向沟槽短边方向侧倾斜的注入角度θ(Θ> 〇)，从倾斜方向进行η型杂质的倾斜离子注入14。倾斜离子注入14是从与基板正面垂直的 方向朝向沟槽短边方向的一侧倾斜的倾斜方向和朝向另一侧倾斜的倾斜方向这两个方向 注入η型杂质。通过该倾斜离子注入14,从而能够使η+型发射区6为预定的杂质浓度，并 且能够使η+型发射区6向台面部的中央侧延伸。在用于形成η+型发射区6的第一离子注 入中，可以改变垂直离子注入13和倾斜离子注入14的顺序，也可以省略垂直离子注入13 而仅进行倾斜离子注入14。
[0077] 具体而言，通过倾斜离子注入14使η+型发射区6的沟槽短边方向的宽度wl比第 一抗蚀掩模11的开口部12的沟槽短边方向的宽度w2宽，且随着从基板正面变深而变得更 宽。n+型发射区6的截面形状是例如集电极侧的沟槽短边方向的宽度（下底）比发射极侧 的沟槽短边方向的宽度（上底）宽的大致梯形形状。n+型发射区6的平面形状成为与第一 抗蚀掩模11的开口部12的平面形状相比，沟槽短边方向的宽度wl更宽的大致Η状。优选 倾斜离子注入14的注入角度Θ是例如相对于与基板正面垂直的方向而朝向沟槽短边方向 侧倾斜了 10度以上且45度以下程度的角度。其理由如下。
[0078] 如果倾斜离子注入14的注入角度Θ小于1〇度，则η+型发射区6不向ρ+型接触 区7伸出。因此，由后述的定位偏离引起的抑制沟槽3的侧壁的ρ型杂质浓度的增加的效 果变差。另一方面，如果倾斜离子注入14的注入角度Θ大于45度，则虽然也取决于抗蚀 掩模11的厚度，但倾斜离子注入14的η型杂质被抗蚀掩模11吸收而不到达ρ型基区2的 表面。另外，当由于倾斜离子注入14的注入角度Θ大而导致η+型发射区6的伸出变得过 大时，从η+型发射区6到ρ+型接触区7的空穴的路径过长，路径上的电阻变高，闩锁抑制效 果变小。例如，对于倾斜离子注入14的条件而言，当将注入角度Θ设为45度左右时，可以 将加速电压设为80keV左右，将注入量设为3.OX1015/cm2左右。
[0079] 接下来，如图5、图6所示，在去除第一抗蚀掩模11后，利用光刻法在η型半导体 基板的正面形成与ρ+型接触区7的形成区域对应的部分开口的第二抗蚀掩模（第二掩模 膜）15。由此，与ρ+型接触区7的形成区域对应的部分以外的全部部分被第二抗蚀掩模15 覆盖。第二抗蚀掩模15的开口部16具有例如使包括η+型发射区6的被沟槽侧的部分（与 Η状的平面形状的竖线相当的部分）夹持的部分在内的台面部的中央附近的部分呈大致矩 形状地露出的平面形状。另外，第二抗蚀掩模15的开口部16以插入有η+型发射区6的中 央附近的部分（与Η状的平面形状的横线相当的部分）的方式配置。即，在第二抗蚀掩模 15的开口部16选择性地露出ρ型基区2。
[0080] 接下来，将第二抗蚀掩模15作为掩模，以与基板正面垂直的注入角度进行例如硼 (Β)等ρ型杂质的第二离子注入（即ρ型杂质的垂直离子注入）17。通过该第二离子注入 17,从而在ρ型基区2的表面层的台面部的中央附近的部分选择性地形成ρ+型接触区7。 即，在沟槽长度方向，以预定的间隔且分别与最接近地配置的η+型发射区6接触的方式形 成多个Ρ+型接触区7。由于第二离子注入17是垂直离子注入，所以各ρ+型接触区7的平面 形状分别成为与第二抗蚀掩模15的开口部16大致相同的平面形状。第二离子注入17的 条件可以是例如将加速电压设为l〇〇keV左右，将注入量设为3.OX1015/cm2左右。
[0081] 接下来，如图7所示，在去除第二抗蚀掩模15后，以例如900°C左右的温度，通过 30分钟左右的热处理进行活性化和热扩散，使n+型发射区6和ρ+型接触区7分别成为预 定的扩散深度。特别是，使n+型发射区6热扩散，以使η+型发射区6成为栅电极5的上表 面位于η+型发射区6的内部的高度。由此，对η+型发射区6和ρ+型接触区7 -并进行热 处理，即在第一离子注入（垂直离子注入13和倾斜离子注入14)后不进行热处理而继续进 行第二离子注入17的理由如下。通过第一离子注入，使半导体部（ρ型基区2)的注入了η 型杂质的部分非晶化。在该进行了非晶化的部分中能够抑制因第二离子注入17而向ρ型 杂质的半导体部中的注入深度。通过至此为止的工序，从而形成包括Ρ型基区2、沟槽3、栅 绝缘膜4、栅电极5、η+型发射区6和ρ+型接触区7的沟槽栅结构的M0S栅（包括金属-氧 化膜-半导体的绝缘栅）结构。
[0082] 接下来，如图8所示，去除栅绝缘膜4的覆盖基板正面的部分。接着，在η型半导 体基板的正面，以覆盖栅电极5的方式形成层间绝缘膜8。接下来，在层间绝缘膜8形成将n+型发射区6和p+型接触区7露出的接触孔。接着，在η型半导体基板的正面，以埋入到 接触孔的方式形成与η+型发射区6和ρ+型接触区7接触的发射电极（第一电极）9。接下 来，形成保护膜（未图示）等余下的正面元件结构。接着，利用通常的方法，在η型半导体 基板的背面形成图示省略的ρ+型集电层（第四半导体区域）和集电极（第二电极）。其后， 通过将半导体芯片切断（切割）为芯片状，从而完成沟槽栅结构的纵型IGBT。
[0083] 如上所述，根据实施方式一，作为用于形成η+型发射区的第一离子注入，通过进行 以与基板正面垂直的注入角度进行的垂直离子注入和以相对于与基板正面垂直的方向倾 斜的注入角度进行的倾斜离子注入，从而不仅在深度方向能够注入η型杂质，在横向（与深 度方向正交的方向）也能够注入η型杂质。由此，能够从ρ型基区的在第一抗蚀掩模的开 口部露出的部分向第一抗蚀掩模的正下方的部分注入η型杂质，因此能够以向台面部的中 央侧延伸的方式，即向Ρ+型接触区的形成区域伸出的方式形成η+型发射区。由此，即使在 Ρ+型接触区的形成中使用的离子注入用掩模的构图的定位（对位）偏离基于设计条件的预 定位置的情况下（即向沟槽侧偏离的情况），也能够抑制台面部的沟槽侧的部分的Ρ型杂质 浓度变高。因此，能够抑制η+型发射区的正下方（集电极侧）的形成有沟道（η型的反转 层）的部分（Ρ型基区的被η+型发射区与η型漂移层夹持的部分）的ρ型杂质浓度变高。 由此，能够抑制阈值电压Vth比基于设计条件的预定的值高。
[0084] 另外，根据实施方式一，由于在用于形成n+型发射区的第一离子注入后不进行热 处理而继续进行用于形成p+型接触区的第二离子注入，所以能够在p+型接触区的形成区域 的n+型发射区侧（即沟槽侧）的部分被非晶化了的状态下进行第二离子注入。由此，即使 在P+型接触区的形成中使用的离子注入用掩模的构图的定位偏离基于设计条件的预定位 置的情况下，也可以利用被非晶化了的部分抑制通过第二离子注入进行的P型杂质的注入 深度。因此，能够进一步抑制n+型发射区的正下方的形成有沟道的部分的ρ型杂质浓度变 高。另外，根据实施方式一，通过扩大n+型发射区的沟槽侧的部分的沟槽长度方向的宽度， 从而在热处理时，能够以包围n+型发射区的正下方的形成有沟道的部分的方式抑制p+型接 触区横向扩散（向与深度方向正交的方向扩散）。
[0085] 另外，根据实施方式一，由于在由离子注入用掩模覆盖栅电极表面（沟槽上部）的 状态下进行用于形成n+型发射区的倾斜离子注入，所以通过倾斜离子注入而注入的η型杂 质不会注入到邻接的单位单元的台面部。因此，由于在邻接的单位单元的台面部不形成对 导通时的动作没有贡献的η+型区域，所以能够防止形成寄生晶体管。由此，能够防止由寄生 晶体管的闩锁导致的错误动作和/或破坏。另外，在η+型区域的位置，在关断时电场不会集 中，能够防止元件的耐压降低。据此，根据实施方式一，由于能够抑制阈值电压Vth比预定 的值高而维持在预定的值，或者能够防止形成寄生晶体管等，所以能够稳定地制作（制造） 具有基于设计条件的预定的电特性的半导体装置。
[0086] (实施方式二）
[0087] 接下来，对实施方式二的半导体装置的制造方法进行说明。图9、图11、图12、图 14~图16是表示实施方式二的半导体装置在制造过程中的状态的截面图。图10、图13是 表示实施方式二的半导体装置在制造过程中的状态的俯视图。在图10、图13中分别示出 分别用于形成n+型发射区26和ρ+型接触区27的第一抗蚀掩模31、第二抗蚀掩模35的平 面图案。在图11、图12中示出沿图10的切割线C-C'的截面结构。在图14中示出沿图13 的切割线D-D'的截面结构。
[0088] 实施方式二的半导体装置的制造方法与实施方式一的半导体装置的制造方法的 不同之处在于在与沟槽长度方向平行的带状的平面图案上配置P型基区22。具体而言，p 型基区22构成为例如利用沟槽3将