一种半导体器件及其制造方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子
目-Ο
【背景技术】
[0002]对于现有的半导体器件制造工艺而言，在实施后段工艺之前，包括如下工艺步骤:在半导体衬底上形成栅极结构以及位于栅极结构两侧的侧壁结构，形成栅极结构之前形成隔离结构以及实施阱区注入，形成侧壁结构之前实施LDD注入以及Halo注入；形成源/漏区；在源/漏区的顶部以及栅极结构的顶部形成硅化物；形成层间绝缘层，并在层间绝缘层中形成接触孔以露出硅化物；在接触孔中形成接触塞；形成底部连接接触塞的第一层金属布线；形成金属间绝缘层，以覆盖第一层金属布线。
[0003]在后续实施后段工艺的过程中，尤其是干法刻蚀和高密度等离子体沉积，能量很强，等离子电浆所引起的损伤较大，其包含以下形式:电荷损伤，离子轰击，紫外线辐照等等。这种电浆损伤容易导致器件的可靠性变差，特别是栅极结构中的栅极氧化层的可靠性(G0I)不稳定，表现为靠近晶圆边缘的点位容易发生失效，栅极氧化层的击穿电压降低，击穿电压分布有拖尾现象。
[0004]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上形成有栅极结构和侧壁结构，在所述栅极结构的顶部以及所述半导体衬底中的源/漏区的顶部形成有硅化物；依次沉积层间隔离层和层间绝缘层，以覆盖所述半导体衬底、所述硅化物和所述侧壁结构；刻蚀所述层间隔离层和所述层间绝缘层，形成贯穿所述层间隔离层和所述层间绝缘层的接触孔；沉积金属于所述接触孔中，形成电性连接栅极结构区或源/漏区的接触塞；形成所述接触塞后，制作第一层金属布线；沉积用于阻挡后段工艺产生的电浆损伤的阻挡层，覆盖所述第一层金属布线；沉积金属间绝缘层，覆盖所述阻挡层。
[0006]在一个示例中，沉积所述阻挡层的反应气体为硅烷、氨气、一氧化二氮和氮气的混合气体。
[0007]在一个示例中，所述层间绝缘层由自下而上层叠第一层间介电层和第二层间介电层构成，所述第一层间介电层的构成材料为磷硅玻璃；所述第二层间介电层的构成材料为采用等离子增强沉积工艺形成的TE0S。
[0008]在一个示例中，所述层间隔离层的构成材料为采用等离子增强沉积工艺形成的氧化物、氮氧化硅或者氮化硅。
[0009]在一个示例中，所述层间隔离层的构成材料为氮氧化硅时，实施沉积的反应气体采用硅烷、氨气、一氧化二氮和氮气的混合气体，以增强阻挡能力。
[0010]在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
[0011]在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
[0012]根据本发明，通过在所述第一层金属布线和所述金属间绝缘层之间增加作为阻挡层的氮氧化硅层并改进沉积所述氮氧化硅层的工艺条件，有效降低了实施后段工艺造成的电浆损伤，改善了栅极氧化层的可靠性。
【附图说明】
[0013]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0014]附图中:
[0015]图1A-图1F为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0016]图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
【具体实施方式】
[0017]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0018]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0019]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0020][示例性实施例一]
[0021]参照图1A-图1F，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0022]首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SS0I)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。在半导体衬底100中形成有隔离结构101，作为示例，隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(L0C0S)隔离结构。隔离结构101将半导体衬底100分为不同的功能器件区域。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
[0023]在半导体衬底100上形成有栅极结构，作为示例，栅极结构包括依次层叠的栅极介电层102a、栅极材料层102b和栅极硬掩蔽层102c。栅极介电层102a包括氧化物层，例如二氧化硅(Si02)层。栅极材料层102b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(Ir02)层；金属硅化物层包括硅化钛(TiSi)层。栅极硬掩蔽层102c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD);氮化物层包括氮化硅(Si3N4)层；氮氧化物层包括氮氧化硅(S1N)层。栅极介电层102a、栅极材料层102b以及栅极硬掩蔽层102c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
[0024]此外，作为示例，在半导体衬底100上还形成有位于栅极结构两侧且紧靠栅极结构的侧壁结构103。其中，侧壁结构103由氧化物、氮化物或者二者的组合构成。在形成侧壁结构103之前，还包括LDD注入以形成轻掺杂漏(LDD)结构104a及Halo注入以调节阈值电压Vt和防止源/漏耗尽层的穿通。在形成侧壁结构103之后，还包括源/漏注入以形成源/漏区104b。
[0025]接着，如图1B所示，在源/漏区104b的顶部以及栅极材料层102b的顶部形成硅化物105。作为示例，形成硅化物105的工艺步骤包括:沉积硅化物阻挡层，以覆盖半导体衬底100、栅极结构和侧壁结构103 ;图案化并蚀刻硅化物阻挡层，以露出源/漏区104b的顶部以及栅极材料层102b的顶部；形成第一金属层(例如镍、钴等)并实施退火，以在源/漏区104b的顶部以及栅极材料层102b的顶部形成硅化物105 ;蚀刻去除剩余的第一金属层；蚀刻去除硅化物阻挡层。硅化物105的厚度可以为200埃-400埃。
[0026]接着，如图1C所示，依次沉积层间隔离层106和层间绝缘层，以覆盖半导体衬底100、硅化物105和侧壁结构103。作为示例，层间绝缘层由自下而上层叠的第一层间介电层107和第二层间介电层108构成，层间隔离层106的构成材