二极管及其形成方法
【技术领域】
[0001] 本发明设及半导体制造领域，特别设及一种二极管及其形成方法。
【背景技术】
[0002] 静电放电现象化Iectrostatic Discharge)对集成电路的可靠性构成严重的威 胁。而且随着半导体技术的发展，半导体器件的尺寸不断缩小，器件密度不断提高，一方面， 介质层厚度越来越薄，器件能够承受的静电压力越来越低；另一方面，容易产生、积累静电 的材料(如塑料、橡胶等)大量使用，使得集成电路受到静电放电损伤的几率大大增加。
[0003] 半导体器件中的金属线或者多晶娃等导体，就像一根根天线，会在器件使用过程 中积聚静电导致导体的电位升高，所述导体成为静电接收端。导体长度越大，导体上积聚的 电荷数量越多，电位越高。当导体上积聚电荷数量过大时会出现放电现象，从而引起电路失 效。
[0004] 为了避免半导体器件中导体产生放电现象，在版图设计中通常在长度较大的金属 线上设置与之相连的二极管对电荷进行释放W降低放电现象出现的可能性，减少器件损 伤:一般情况下，金属线越长，金属线上通过电流越大，与之相连的二极管的面积越大，二极 管数量越多。
[0005] 但是现有技术中的二极管存在占用过多晶圆面积的问题。
【发明内容】
[0006] 本发明解决的问题是提供一种二极管及其形成方法，W减小二极管所占用的晶圆 面积。
[0007] 为解决上述问题，本发明提供一种二极管，包括：
[000引衬底；
[0009] 位于衬底上相邻的第一半导体层和第二半导体层，所述第一半导体层和第二半导 体层相接触构成PN结，所述第一半导体层与静电接收端相连，所述第二半导体层与静电释 放端相连，使所述PN结为反相偏置状态；
[0010] 所述第一半导体层和第二半导体层具有齿形交界面。
[0011] 可选的，所述齿形交界面包括多个垂直于衬底表面的齿平面，相邻齿平面的夹角 大于或等于90°且小于180°。
[0012] 可选的，在平行所述衬底表面的平面内，所述齿形交界面沿第一方向延伸，在垂直 第一方向的第二方向内，所述齿形交界面内齿的尺寸大于所述二极管的最小特征尺寸。
[0013] 可选的，所述静电接收端与金属线相连，所述静电释放端接地，所述金属线电位高 于地端;所述第一半导体层为N型渗杂半导体，所述第二半导体层为P型渗杂半导体。
[0014] 可选的，所述二极管还包括:位于第一半导体层表面的第一连接件W及位于第二 半导体层表面的第二连接件;所述第一连接件包括位于第一半导体层表面的第一连接层、 位于第一连接层表面的第一金属层W及位于第一金属层表面的第一插塞;所述第二连接件 包括位于第二半导体表面的第二连接层、位于第二连接层表面的第二金属层W及位于第二 金属层表面的第二插塞。
[001引可选的，所述第一半导体层和第二半导体层的厚度在0.1皿到0.13皿范围内。
[0016] 可选的，所述第一半导体层的渗杂浓度在1014到1015atom/cm2范围内；所述第二 半导体层的渗杂浓度在1014到1015atom/cm2范围内。
[0017] 相应的，本发明还提供一种二极管的形成方法，包括：
[001引提供衬底；
[0019] 形成位于衬底上相邻的第一半导体层和第二半导体层，所述第一半导体层和第二 半导体层相接触构成PN结，所述第一半导体层与静电接收端相连，所述第二半导体层与静 电释放端相连，使所述PN结为反相偏置状态，所述第一半导体层和第二半导体层具有齿形 交界面。
[0020] 可选的，采用离子注入的方式形成所述第一半导体层和所述第二半导体层。
[0021] 可选的，采用离子注入的方式形成所述第一半导体层和所述第二半导体层的步骤 包括:在衬底表面形成半导体材料层，所述半导体材料层包括相邻的第一区域和第二区域； 在所述第二区域表面形成第一掩膜，所述第一掩膜朝向所述第一区域的侧面为齿形表面； 对所述第一区域的半导体材料层进行第一离子注入W形成第一半导体层;在所述第一区域 表面形成第二掩膜，所述第二掩膜朝向所述第一区域的侧面为齿形表面，且第二掩膜朝向 所述第一区域的侧面与第一掩膜朝向所述第一区域的侧面相互晒合;对所述第二区域的半 导体材料层进行第二离子注入W形成第二半导体层。
[0022] 与现有技术相比，本发明的技术方案具有W下优点：
[0023] 本发明通过将二极管中第一半导体层和第二半导体层的交界面设置为齿形交界 面，增大了所述第一半导体层和第二半导体层的接触面积，增大了所述二极管的电容，提高 了单个所述二极管的放电能力，能够有效减少二极管的数量，节约晶圆面积，提高器件集成 度。
【附图说明】
[0024] 图1是一种二极管俯视结构示意图；
[0025] 图2和图3是本发明二极管一实施例的结构示意图；
[0026] 图4是本发明二极管形成方法一实施例的流程示意图。
【具体实施方式】
[0027] 由【背景技术】可知，现有技术中的二极管存在面积太大的问题。现结合现有技术中 二极管的结构分析其面积太大问题的原因：
[00%]参考图1，示出了一种二极管俯视结构示意图。
[0029] 所述二极管包括衬底10;位于衬底10表面相邻的N型半导体层11和P型半导体层 12;位于N型半导体层11表面的第一连接件21W及位于P型半导体层12表面的第二连接件 22。
[0030] 所述第一连接件21与金属线(静电接收端)相连，所述第二连接件22与地端(静电 释放端)相连，且金属线的电位高于地端。因此所述N型半导体层11和P型半导体层12所构成 的PN结在金属线和地端之间反偏，所W在正常工作状态下二极管处于截止状态，并不影响 其他半导体器件的功能;随着金属线上积聚电荷数量的增多，金属线的电位升高，当金属线 上积聚电荷数量过大，所述PN结会被击穿，实现金属线与地端之间的导通，迅速释放电荷， 从而降低放电现象产生的可能性，减少器件损伤。
[0031]现有技术中，P型半导体层11和N型半导体12的交界面为平面(如图中圈30所示）， 因此单个二极管的放电能力有限。随着半导体工艺能力的提高，半导体器件中金属线长度 增大，为了减少放电现象的出现，与长金属线相连起保护作用的二极管数量增多，占用了过 多的晶圆面积，不利于提高所形成半导体器件的集成度。
[0032 ]为解决所述技术问题，本发明提供一种二极管，包括：
[0033] 衬底;位于衬底上相邻的第一半导体层和第二半导体层，所述第一半导体层和第 二半导体层相接触构成PN结，所述第一半导体层与静电接收端相连，所述第二半导体层与 静电释放端相连，使所述PN结为反相偏置状态;所述第一半导体层和第二半导体层具有齿 形交界面。
[0034] 本发明通过将二极管中第一半导体层和第二半导体层的交界面设置为齿形交界 面，增大了所述第一半导体层和第二半导体层的接触面积，增大了所述二极管的电容，提高 了单个所述二极管的放电能力，能够有效减少二极管的数量，节约晶圆面积，提高器件集成 度。
[0035] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面