用于硅基导电膜的低温沉积的制作方法
【专利说明】用于括基导电膜的低溫沉积
[0001 ]对于关联文件的交叉引用
[0002] 本专利申请要求美国临时申请序列号___，标题为可扩展的基于娃的电阻式存 储器装置及提交_____，其通过引用并入本文的全部内容，并用于所有目的的 益处。
技术领域
[0003] 本发明一般设及电子存储器;例如，本发明描述的一种用于结合电子存储器使用 的娃基导电材料。
【背景技术】
[0004] 电阻式存储器装置意味着在集成电路技术领域内的最近革新。虽然许多运种技术 在开发阶段，为了提出电阻式存储器装置W及其制造的各种技术概念已经被发明人所演 示。发明人相信，各种电阻式存储器技术W及用于制造各种电阻式存储器装置的各种技术 展示了令人信服的证据W在半导体电子工业的竞争技术之上保持显着的优势。
[0005] 随着时间推移，科技的进步已提供半导体装置数量上的增加，例如晶体管，可W在 半导体忍片的给定几何面积上制造。提高半导体装置数量的意味着增加半导体忍片的存储 器容量W及处理能力，W及相关联的电子装置。
[0006] 鉴于上述情况，本发明人期望继续开发电阻式存储器技术的实际应用和制造。
【发明内容】
[0007] W下呈现本发明的简要概述W提供本发明一些面向的基本理解。此概述不是本发 明的详尽概况。它既不旨在标识说明书的关键或重要元素，也不描绘本说明书中，或在权利 要求的任何范围中的任何特定实施例的范围。其旨不在于辨别本发明的关键或重要组件或 是划定本发明的范围。其唯一目的在于W简化形式呈现本说明书的一些概念，作为呈现本 公开更详细描述的前言。
[000引题述公开方面提供用于结合娃基导体的构成的低溫沉积。所述娃基导体可W用于 结合于固态电子装置的双端点存储器单元。例如，所述娃基导体可形成双端点存储器单元 的电极、于电子装置的导电部件之间的互连、导电穿孔、配线、前述部件、或类似物、或其合 适的组合。
[0009] 题述公开的另一方面，提供了用于存储器装置的娃组件的低溫沈积工艺。低溫沉 积工艺可W包括提供用于娃错膜的P型渗杂剂。沉积工艺可导致P型渗杂剂的激活合并沉积 P型渗杂剂，而导致导电的P型的SiGe膜。此外，此激活可W被完成同时避免与其它激活工艺 相关联的局溫退火。
[0010] 在一或多个公开的实施例中，提供一种用于娃错膜的原位低溫P型沉积工艺，其与 互补金属氧化物半导体(CMOS)的制造技术兼容。在至少一个方面中，P型渗杂剂可W包括 棚、或类似物。所得的棚渗杂的SiGe薄膜可W作为存储器装置的导体或导电膜。导体或导电 膜可被实现作为存储器单元的电极、存储器装置的互连或穿孔、存储器单元在互连或穿孔 与另一部件之间的导电接口、或导线或存储器装置的导线的部件、或类似物、或其合适的组 厶 1=1 O
[0011] 在一或多个进一步的实施例中，所公开的低溫沉积工艺可W包括晶种层。晶种层 可W提供作为沉积工艺(例如:化学气相沉积、低压化学气相沉积、等)的一部分W预先沉积 渗杂娃基材料。在至少一方面中，所述晶种层可W用来提供在相对低的溫度下兼容于CMOS 制造技术。在各种实施例中，晶种层可包括硅烷(例如:SiH4)。在替代的或附加的实施例中， 晶种层可W被选择用W促进渗杂娃基材料的激活结合其沉积。因此，单独激活工艺(例如： 退火等)除了可W避免沉积之外，促进在相对低溫(例如:在摄氏400至450度之间的范围）的 导电娃基材料的构成。
[0012] 在替代或额外实施例中，本公开内容提供了一种方法。该方法可W包括提供用于 电子存储器的衬底。此外，该方法可W包括形成包括晶种层材料的晶种层在衬底上。此外， 该方法可W包括使用有娃和错的前体W及P型渗杂剂在低于约摄氏450度的沉积溫度下形 成导电含娃和错的材料于晶种层上，其中，所述晶种层材料可W促进导电含娃和错的材料 的结晶。在其它实施例中，P型渗杂剂可W在导电含娃和错材料中被激活同时形成所述导电 含娃和错材料。
[0013] 在另一个实施例中，提供了一种存储器单元。存储器单元可W包括第一电极、W及 位于邻近所述第一电极的开关层，其受配置在第一状态和第二状态之间进行切换W分别地 响应施加于存储单元的第一信号和第二信号。除了上述之外，该存储器单元可W包括邻近 开关层的第二电极。在各种实施例中，第一电极可包括在溫度不高于摄氏450度所激活的P 型渗杂的娃化合物。
[0014] 在仍然其它实施例中，本公开提供了一种存储器装置。存储器装置可W包括衬底 W及形成于所述衬底内的至少一部分的互补金属氧化物半导体(CMOS)电路。此外，该存储 器装置可W包括包含娃基导电膜的双端点存储器单元，其中所述双端点存储器单元及所述 娃基导电膜被形成为单晶制造工艺的部份，且进一步其中所述娃基导电膜是P型SiGe材料。
[0015] 下列的描述和附图阐述本说明书的某些示例面。然而，运些方面仅表示本说明书 中的原理可被采用的各种方式中一小部分。本说明书的其它优点和新颖性特征将从本说明 书的后续的详细描述结合附图中变得显而易见。
【附图说明】
[0016] 发明的许多层面、实施例，目的和优点将从后续的详细描述结合前后文相同的参 考符号指向相同部份中显而可知。在本说明书中，许多特定细节被阐述W便提供本公开的 彻底理解。然而，应该理解的是，题述公开的某些方面可W在没有运些具体细节或利用其它 方法，组件，材料等情况下实施在其它实例中，公知的结构和装置W方块图的形式W帮助描 述题述公开。
[0017] 图1描绘根据题述公开的一或多个方面的单晶存储器单元堆叠的横截面图的方块 图。
[0018] 图2描绘包括CMOS组件和双端点开关装置的存储器装置的横截面图的方块图。
[0019] 图3描绘相对低溫渗杂工艺所渗杂的示例性导电娃材料的方块图。
[0020] 图4描绘工艺参数和示例性数值W及用于由各种公开方面描述的低溫沉积的范围 的示例性表格。
[0021] 图5描绘用于根据题述公开实施例的低溫渗杂娃基材料的示例性电阻率表格。
[0022] 图6描绘在进一步实施例用于提供的娃基材料的相对低溫沉积的示例性方法流程 图。
[0023] 图7说明在实施例中用于使用晶种层W促进导电娃的低溫沉积的示例性方法的流 程图。
[0024] 图8描绘在进一步实施例中用于在CMOS兼容的操作溫度制造导电娃的示例性方法 流程图。
[0025] 图9说明在各种实施例中用于导电娃的低溫沉积的示例性方法流程图。
[0026] 图10描绘促进题述公开的各种实施例完成的示例性电子装置的方块图。
[0027] 图11说明用于根据各种已公开实施例的存储器装置的示例性操作和控制环境的 方块图。
[0028] 图12说明可W结合各种实施例所实施的示例性计算机环境的方块图。
【具体实施方式】
[0029] 本公开设及用于数字信息储存的双端点存储器单元。在一些实施例中，所述双端 点存储器单元可包括电阻式技术，诸如阻变双端点存储器单元（resistive-switching two-terminal memo巧cell)。阻变双端点存储器单元(也被称为阻变存储器单元或阻变存 储器），如运里所使用的，包括具有与两个导电触头之间的有源区的导电触点的电路组件。 双端点存储器装置的主动区，在阻变存储器的情况下，表现出的多个稳定或半稳定电阻状 态中，每个电阻状态具有不同的电阻。此外，所述多个状态中的各个可形成或响应于施加在 所述两个导电触点的合适电信号激活。合适的电信号可W是电压值、电流值、电压或电流极 性、或类似物、或合适的组合。示例性的阻变双端点存储器装置，虽非全面，可W包括电阻式 随机存取存储器(RRAM)。
[0030] 题述公开的实施例可提供一个丝状基存储器单元。丝状基存储器单元的实施例可 W包括:P型或n型娃(Si)的承载层(例如，P型或n型多晶娃、P型或n型SiGe等）、电阻开关层 (RSL) W及能够被离子化的活性金属层。在合适的条件下，活性金属层可W提供丝状形成离 子至RSLdP型或n型Si承载层可W包括P型或n型多晶娃、P型或n型的SiGe、或类似物。R化(其 也可W被提到本领域的阻变媒介(RSM))可W包括，例如，未渗杂的非晶质娃层、具有本征特 性的半导体层、Si次氧化物(例如，SiOx,其中X具有介于0.1至2之间的值）、金属氧化物(例 如氧化锋)等。适合用于R化其它材料的示例可包括Si泌eY〇z其中X，Y，Z各为合适的正整数）、 氧化娃(例如，SiON,，其中N是适当的正整数）、非晶质娃(a-Si)、非晶质SiGe(a-SiGe)、Ta〇B (其中B为合适的正整数）、HF化(其中C为合适的正整数）、Ti化(其中D是合适的正整数）、等 等、或合适的组合。活性金属层的示例可包括但不限于：银(Ag)、金(Au)、铁（Ti)、氮化铁 (TIN)或铁的其它适合的化合物、儀(Ni )、铜(Cu)、侣(Al )、铭(Cr)、粗(Ta)、铁(Fe)、儘(Mn)、 鹤(W)、饥(V)、钻(Co)、销(Pt)和钮(Pd)。其它合适的导电材料，W及化合物或前述或类似材 料的组合可W被用于活性金属层于本题述公开的一些方面。关于近似于前述(多个)示例的 实施例的实施例的一些细节可W在下列美国专利申请被授权给本申请的受让人的专利中 找到:2007年10月19日提交的申请号第11/875，541号和2009年10月8日提交的申请号第12/ 575,921号，其各在此透过引用其全文并为了所有目的并入本文。
[0031] 编程丝状基阻变存储器单元，合适的编程电压被应用于穿过造成导电路径或细丝 的存储器单元W形成穿过相对高的电阻部的存储器单元。运会导致存储器单元从相对高的 电阻状态切换到相对低的电阻状态。在一些阻变装置中，可W实现擦除工艺变形所述导电 细丝，至少部分，造成所述存储器单元从低电阻状态返回到高电阻状态。运种改变的状态 中，并在存储器中的情况下，可W关联二进制位的各自状态。对于多个存储器单元的阵列， 存储器单元的（多个)字、（多个)位、（多个)页、（多个）区段等，可W被编程或擦除来代表零 或二进制信息，并通过保持运些状态随时间的效果存储二进制信息