用于硅基导电膜的低温沉积的制作方法_6

文档序号:9812632阅读:来源:国知局
0093] 此外,可W理解,本文描述的各种部件可W包括(多个)电路,其可W包括部件和合 适的值的电路组件,W实现题述公开的各实施例。此外,可W理解的是许多各种组件可在一 或多个集成电路忍片上实现。例如,在实施例中,一组的组件可W由单个的IC忍片来实现。 在其它实施例中,一或多个各别组件被制造或在单独的IC忍片实现的。
[0094]如本文中所使用的,术语"组件"、"系统"、"结构"等意在指向计算机或电子相关的 实体、或硬件、硬件和软件的组合、软件(例如,执行中的)、或固件。例如,组件可W是一或多 个晶体管、存储单元、晶体管或存储器单元的配置、栅极阵列、可编程栅极阵列、专用集成电 路、控制器、处理器、在运行处理器的进程,对象,可执行、程序或应用程序访问或接口于半 导体存储器、计算机、或类似物、或其合适的组合。该组件可W包括可擦除编程(例如程序指 令至少部份储存于可擦除存储器)或硬编程(例如,程序指令在制造时烧入不可擦除存储 器)。
[00M]通过说明的方式,从存储器和处理器同时执行的程序可W是组件。如另一个示例, 体系架构可包括电子硬件(例如,并行或串行晶体管)、处理指令和处理器的配置中,W适合 的电子硬件的配置的方式而实现的处理的指令。另外,体系结构可W包括单个部件(例如, 晶体管,栅极阵列,...)或组件的配置(例如,晶体管的并行或串行配置、连接程序电路的栅 极阵列、电性接地、输入信号线和输出信号线,等等)。系统可W包括一个或多个部件,W及 一或多个体系结构。示例性系统可W包括包括跨过输入/输出线且通过栅晶体管的切换块 体系结构,W及(多个)动力源、(多个)信号产生器、(多个)通信总线、控制器、I/O接口、位址 暂存器、等等。但是应当理解,在所预期的定义一些重叠,W及体系结构或系统可W是独立 的部件,或另一结构的组件,系统等。
[0096] 除了上述之外,所公开主题可W被实现为方法、设备、或使用通常制造的制造制 品、对于产生硬体的编程或工程技术、固件、或任何其合适组合,W控制实现公开主题的电 子装置。其中本文中使用的术语"设备"和"制品"意在包含电子装置、半导体装置、计算机、 或可从任何计算机可读设备、载体、或媒介访问的计算机程序。计算机可读媒介可W包括硬 件媒介或软件媒介。此外,该媒介可W包括非临时性媒介媒介或传输媒介。在一个实例中, 非短暂性媒介可W包括计算机可读的硬件媒介。计算机可读硬件媒介的具体示例可包括但 不限于:磁储存装置(例如,硬盘,软盘,磁条...),光盘(例如,压缩光盘(CD),数字多功能盘 (DVD). ..),智能卡,和快闪存储器装置(例如,卡,棒,键驱动...)。计算机可读传输媒介可 包括载波,或类似物。当然,本领域的技术人员将认识到做出许多修改而不会偏离所公开的 主题的范围或精神。
[0097] W上所描述的包括题述创新的示例。其是,当然,为了描述题述创新,不可能描述 组件或方法的每个可想到的组合,但本领域的普通技术人员可认识到,许多进一步的组合 和题述创新的排列是可能的。因此,所公开的主题旨在涵盖落入本公开的精神和范围内的 所有此类更改、修改和变化。此外,就术语"包括"的范围内,"包括","具有"或"具有"及其变 体被用于在不论是详细描述或权利要求书中来说,此术语旨在是包容性的W类似于的方式 术语"包括"作为在权利要求中用作连接词的"包括"时所解读的。
[0098] 此外,单词"示例性"在本文中用于表示用作示例、实例或说明。本文中描述为"示 范性"的任何方面或设计并不一定要被解释为优于或胜过其它方面或设计。而是,词语示例 性的使用旨在W具体方式呈现概念。如本申请中使用的,术语"或"意在表示包括性的"或" 而不是排他性的"或"。也就是说,除非另有指定,或从上下文清楚可见/'X使用A或B"旨在表 示任何自然的包括性排列。也就是说,如果X使用A; X使用B;或X同时采用A和B,则气采用A或 B"在任何上述实例都能满足。此外,冠词"一"和"一个"用在本申请和所附权利要求书一般 应被解释为表示"一或多个",除非另有指定或从上下文中明确得知其针对于单数形式。
[0099] 此外,详细描述中的一些部分已被呈现在在电子存储器的资料位的算法或程序操 作中。运些程序描述或表示,是指运些识别在本领域中使用的机制W有效地传达他们的工 作的实质给其它同样熟练者。在此处一种程序,一般地,设想为导致期望的结果的行为的自 相容序列。该行为需要那些物理量的物理操纵。典型地,尽管非必要,运些量采用能够被存 储、传输、组合、比较、和/或W其它方式操纵的电和/或磁信号的形式。
[0100] 已经证明,主要出于公共使用的原因,将运些信号指向位、值、元素、符号、字符、术 语、数字、或类似物。然而,应当记住,所有运些和类似的术语都将与恰当的物理量相关联并 且仅仅是应用于运些量的方便的标签。除非特别声明,否则或从前面的讨论中明显地,应该 理解,在本公开的整体主题中,利用诸如处理,计算,复制,模仿,确定、或发送,W及类似的 术语的讨论内容,指的是动作处理系统的程序,和/或类似的消耗或工业电子装置或机器, W操作或转换信息或信号表示为在(多个)电子装置的电路、暂存器或存储器内的物理(电 性或电子)量,进入其它在机器或计算机系统存储器或暂存器或其它此信息储存、传送和/ 或显示装置内近似地表现为物理量的数据或信号。
[0101] 在关于由上述组件、系统架构、电路、程序及类似物所执行的各种功能等,所述术 语(包括提及的"手段")用于描述运些构件都旨在对应于(除非特别指出)任何构件执行所 述构件(例如,功能性等价物)的指定功能,即使在结构上不等效于所公开的结构,其进行在 此处说明的实施例示例方面中的功能。另外,虽然特定特征可能已经仅仅被相对于数个实 例中之一所公开,运些特征可W与其它实例的一或多个其它特征组合,作为任何给定或特 定的应用所可能期望和有利的。也应理解,实施例包括系统,W及具有用于执行的动作和/ 或各种程序的事件的计算机可执行指令的计算机可读媒介。
【主权项】
1. 一种方法,包括: 提供用于电子存储器的衬底; 形成包括晶种层材料的晶种层在所述衬底上; 使用含硅和锗前体以及P型掺杂剂在沉积温度低于约摄氏450度下形成导电含硅锗材 料于所述晶种层上,其中所述晶种层材料促进所述导电含硅和锗材料的结晶;以及 其中所述P型掺杂剂在所述导电含硅和锗材料内被激活同时形成所述导电含硅和锗材 料。2. 根据权利要求1所述的方法,其中所述形成所述导电含硅和锗材料包括LPCVD工艺。3. 根据权利要求1所述的方法,其中,所述p型掺杂剂包括硼。4. 根据权利要求1所述的方法,其中所述所述晶种层包括形成利用SiH4作为前体的形成 所述晶种层。5. 根据权利要求1所述的方法,其中所述沉积温度是在约摄氏410度至小于约摄氏450 度的范围内。6. 根据权利要求1所述的方法,还包括制造互补金属氧化物半导体(CMOS)电路于在所 述衬底的至少一部分。7. -种存储器单元,包括: 第一电极; 开关层,位于邻近所述第一电极以及配置为分别响应于施加至所述存储器单元的第一 信号和第二信号在第一状态和第二状态之间切换;以及 第二电极相邻于所述开关层; 其中,所述第一电极包括在温度不高于摄氏450度中被激活的导电p型掺杂硅化合物。8. 根据权利要求7所述的存储器单元,进一步包括设置在所述开关层和所述第一电极 或所述第二电极之间的一或多个阻挡层,其中所述一或多个阻挡层被配置用于减少所述开 关层的氧化。9. 根据权利要求8所述的存储器单元,其中所述一或多个阻挡层从包括Ti,TiN,W的群 组中选出。10. 根据权利要求7所述的存储器单元, 其中所述第一电极包括晶种层;以及 其中所述导电P型掺杂硅化合物利用晶种层成形至少一部分。11. 根据权利要求10所述的存储器单元,其中所述晶种层是被配置以促进P型掺杂剂的 同时沉积和激活。12. 根据权利要求11所述的存储器单元,其中所述晶种层包括SiGe。13. 根据权利要求11所述的存储器单元,其中所述导电p型掺杂硅化合物不受到温度高 于约摄氏450度。14. 根据如权利要求11所述的存储器单元,其中所述导电p型掺杂硅化合物包括SiGe化 合物。15. -种存储器装置,包括: 衬底; 互补金属氧化物半导体(CMOS)电路,形成于所述衬底的至少一部分内;以及 双端点存储器单元,包括硅基导电膜,其中所述双端点存储器单元和所述硅基导电膜 被形成作为具有互补金属氧化物半导体电路的单晶制造工艺的一部分,并且进一步其中所 述硅基导电膜是P型SiGe材料。16. 根据权利要求15所述的存储器装置,其中所述p型SiGe材料包括三氯化硼沉积材料 在SiGe中激活同时沉积。17. 根据权利要求16所述的存储器装置,其中所述硅基导电膜进一步包括硅烷晶种层 促进所述三氯化硼沉积的材料同时激活和沉积。18. 根据权利要求15所述的存储器装置,进一步包括在所述互补金属氧化物半导体电 路与包括所述硅基导电膜的至少一部分的所述双端点存储器单元之间的金属互连。19. 根据权利要求15所述的存储器装置,进一步包括一或多个穿孔层至少部分由所述 硅基导电膜所构成。20. 根据权利要求15所述的存储器装置,进一步包括导电线,其中在所述导电线与所述 互补金属氧化物半导体电路或所述双端存储器单元之间的电性连接至少一部分包括所述 硅基导电膜。
【专利摘要】本文描述用于硅基导电膜的低温沉积,提供用于固态存储器的硅基电性导体的低温沉积。在各种公开实施例中,所述硅基导体可以形成存储器单元的电极、电子装置的导电组件之间的互连、导电穿孔、导线等等。此外,所述硅基电性导体可以形成作为单晶工艺结合互补金属氧化物半导体(CMOS)装置的制造的一部分。在具体的实施例中,所述硅基电性导体可以是p型硅锗化合物,即其在兼容CMOS装置制造的温度下沉积时被激活。
【IPC分类】H01L21/3205, H01L45/00, H01L27/24
【公开号】CN105576120
【申请号】CN201510067957
【发明人】S·P·麦克斯维尔, K-H·金, S·H·乔
【申请人】科洛斯巴股份有限公司
【公开日】2016年5月11日
【申请日】2015年2月9日
【公告号】US9269898, US20150228894
当前第6页1 2 3 4 5 6 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1