一种rc?igbt器件及其制备方法
【专利摘要】本发明属于功率半导体器件技术领域，具体提供一种逆导型绝缘栅双极型晶体管(RC?IGBT)及其制备方法，用于获得更好的器件特性、提高RC?IGBT的可靠性；本发明RC?IGBT器件在正向IGBT工作模式下完全消除了snapback现象，并且由于采用了两种浓度和厚度不同的P型集电区，可获得更低的IGBT正向导通压降与更好的正向导通压降和关短损耗的折中；在反向二极管续流工作模式下具有小的导通压降；同时由于不需要采用在正面多个MOS元胞并联的情况下增加背部P+集电区宽度，可采用小的背面元胞宽度，解决了传统RC?IGBT器件电流和温度均匀性的问题，大大提高了可靠性，且其制备工艺与传统RC?IGBT器件工艺相兼容。
【专利说明】
一种RC-1GBT器件及其制备方法
技术领域
[0001 ]本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及逆导型绝缘栅双极型晶体管(RC-1GBT)及其制备方法。
【背景技术】
[0002]绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。
[0003]在电力电子系统中，IGBT通常需要搭配续流二极管(Free Wheeling D1de1FffD)使用以确保系统的安全稳定。因此在传统IGBT模块或单管器件中，通常会有FWD与其反向并联，该方案不仅增加了器件的个数，模块的体积及生产成本，而且封装过程中焊点数的增加会影响器件的可靠性，金属连线所产生的寄生效应还影响器件的整体性能。
[0004]为了解决这一问题，实现产品的整体化，文献《Takahash,H； Yamamoto ,A；Aono ,S；Mi nato,T.1200V Reverse Conducting IGBT.Proceedings of 2004Internat1naISymposium on Power Semiconductor Devices&ICs，2004，pp.24-27》提出了逆导型IGBT(Reverse Cond ucting IGBT，RC_IGBT)，成功地将续流二极管集成在IGBT内部，其结构如图1所示。相比于传统无续流能力的IGBT，该结构在其背部制作了与金属集电极10和N型电场阻止层8连接的N型集电区11，该区域同器件中P型基区4和N-漂移区7形成了寄生二极管结构，在续流模式下该寄生二极管导通提供电流通路。然而该结构背部N型集电区11的引入也给器件的正向导通特性造成了不利影响。由图1可见，器件结构中表面沟道区，N-漂移区7和背部N型集电区11形成了寄生VDMOS结构，当正向导通时，在小电流条件下，由于压降不足，背部P型集电区9与N型电场阻止层8形成的PN结无法开启，从沟道注入N-漂移区7的电子直接从N型集电区11流出，导致器件呈现出VDMOS特性;随着电流的增加，只有当电流增大到一定程度使得P型集电区9与N型电场阻止层8之间的压降高于PN结开启电压后，P型集电区9才会向N型电场阻止层8和N-漂移区7中注入空穴，形成电导调制效应，此时由于N-漂移区7中的电导调制效应，器件的正向压降会迅速下降，使得器件电流-电压曲线呈现出折回(Snapback)现象。在低温条件下snapback现象更加明显，这会导致器件无法正常开启，严重影响电力电子系统的稳定性。对于传统的RC-1GBT，Snapback现象的抑制是在正面多个MOS元胞并联的情况下通过增加背部P+集电区的宽度增大背面元胞宽度，从而增大电子电流横向流动的路径，增大电流路径上的电阻，使其在较小的电流下，就可以使背部远离N型集电区11的P型集电区与N型电场阻止层8形成的压降达到PN结的开启电压。但是，这种方法具有以下问题:I)正向IGBT导通时:由于寄生VDMOS的存在难以完全消除Snapback现象，N型集电区11的存在使传统RC-1GBT的导通压降大于传统IGBT的导通压降，并且增加的P+集电区的宽度会引起器件在正向IGBT导通时的电流均匀性问题，导致严重的电流集中和温度不均匀，严重影响RC-1GBT器件的可靠性;2)反向二极管续流导通时:增加的P+集电区宽度增加了 P型集电区9对N-漂移区7中注入空穴的抽取，同时增长了电流的路径，增加了二极管的导通压降，并且增加的P+集电区的宽度会引起器件在反向二极管续流时的电流均匀性问题，导致严重的电流集中和温度不均匀，严重影响RC-1GBT器件的可靠性。
【发明内容】
[0005]本发明的目的在于提供一种RC-1GBT器件及其制备方法，用于获得更好的器件特性、提高RC-1GBT的可靠性；本发明RC-1GBT器件在正向IGBT工作模式下完全消除了snapback现象，并且由于采用了两种浓度和厚度不同的P型集电区，可获得更低的IGBT正向导通压降与更好的正向导通压降和关短损耗的折中；在反向二极管续流工作模式下具有小的导通压降；同时由于不需要采用在正面多个MOS元胞并联的情况下增加背部P+集电区宽度，可采用小的背面元胞宽度，解决了传统RC-1GBT器件电流和温度均匀性的问题，大大提高了可靠性，且其制备工艺与传统RC-1GBT器件工艺相兼容。
[0006]为实现上述目的，本发明采用的技术方案为:
[0007]一种RC-1GBT器件，其元胞结构如图2所示，包括发射极结构、栅极结构、集电极结构和漂移区结构，所述发射极结构包括金属发射极1、P+欧姆接触区2、N+发射区3和P型基区4，其中P+欧姆接触区2和N+发射区3相互独立设置于P型基区4中，且P+欧姆接触区2和N+发射区3的表面均与金属发射极I相接触;所述漂移区结构包括N-漂移区7和N型电场阻止层8，所述N型电场阻止层8设置于N-漂移区7背面;所述栅极结构包括栅电极6和栅氧化层5，所述栅电极6与N+发射区3、P型基区4及N-漂移区7三者之间设置栅氧化层5;所述漂移区结构位于所述发射极结构/栅极结构和所述集电极结构之间，所述N-漂移区7正面与发射极结构的P型基区4和栅极结构的栅氧化层5相接触；
[0008]其特征在于，所述集电极结构包括两个第一P型集电区9、金属集电极10、两个N型集电区11、第二 P型集电区12和两个介质槽13，所述两个第一 P型集电区9分别位于第二 P型集电区12两侧、且三者均与N型电场阻止层8的背面相接触，所述两个第一 P型集电区9与第二 P型集电区12之间分别设置介质槽13，所述两个N型集电区11分别设置于第二 P型集电区12底部两侧、且均与介质槽13相接触，所述第一P型集电区9、N型集电区11、第二 P型集电区12及介质槽13均与金属集电极10相接触。
[0009]进一步的，所述N型集电区11的厚度大于第一P集电区9的厚度，所述第二P型集电区12的厚度大于N型集电区11的厚度，所述介质槽13的深度大于第二 P型集电区12的厚度。
[0010]更进一步的，所述栅极结构为平面栅结构或槽栅结构;所述漂移区结构为NPT结构或FS结构;所述RC-1GBT器件的半导体材料采用S1、SiC、GaAs或者GaN制作;所述介质槽中填充的介质为3丨02、扮02^1203、3丨必4等高1^介质材料。
[0011]上述RC-1GBT的制备方法，参照附图3并结合附图2，包括以下步骤:
[0012]第一步:选取轻掺杂FZ硅片用以形成RC-1GBT的N-漂移区；通过多次光刻、氧化、离子注入、退火、淀积工艺在硅片正面制作RC-1GBT的正面结构，包括发射极结构和栅极结构；
[0013]第二步:翻转硅片，减薄硅片背面至所需厚度；
[0014]第三步:在硅片背面预设区域通过离子注入N型杂质并退火制作RC-1GBT的N型场阻止层，形成的N型场阻止层的厚度为2?5微米；
[0015]第四步:在硅片背面预设区域通过离子注入P型杂质制作RC-1GBT的第一P型集电区，形成的第一P型集电区的厚度为0.2?I微米；
[0016]第五步:在硅片背面预设区域再次进行离子注入P型杂质制作RC-1GBT的第二P型集电区，形成的第二P型集电区的厚度为0.5?2微米；
[0017]第六步:在硅片背面预设区域通过离子注入N型杂质并退火制作RC-1GBT的N型集电区，形成的N型集电区11的厚度比第二P型集电区12的厚度小0.2?0.5微米、比第一P型集电区9的厚度大0.1?0.5微米；
[0018]第七步:光刻，刻蚀并填充介质形成介质槽13，介质槽13的深度大于第二P型集电区12的深度0.1?0.2微米，介质槽13的宽度为0.005?0.1微米；
[0019]第八步:淀积金属，形成金属集电极10;
[0020]即制备得RC-1GBT。
[0021]进一步的，所述工艺步骤中第三步N型场阻止层的制备可在RC-1GBT的正面结构，包括元胞MOS结构和终端结构的制备之前进行;或可直接选用具有N型场阻止层和N-漂移区的双层外延材料作为工艺起始的硅片材料，即第三步可省略。
[0022]需要说明的是，为了简化描述，上述器件结构和制备方法是以η沟道RC-1GBT器件为例来说明，但本发明同样适用于P沟道RC-1GBT器件的制备;且上述RC-1GBT的制备方法中的工艺步骤和工艺条件可根据实际需要进行设定。
[0023]本发明提供的RC-1GBT器件，在IGBT正向偏置时，发射极金属I接零电位，集电极金属10接高电位，栅电极6接高电位。由于第二P型集电区12和介质槽13将N型集电区11包裹，并且第二 P型集电区12和N型集电区11等电位，因此在IGBT正向偏置时N型集电区11被第二 P型集电区12完全屏蔽。当栅电极6接高电位时，器件表面MOS沟道开启，电子由N+发射区3经P-body区4的表面沟道注入N-漂移区7中，随着集电极金属10电压的增加，当P型集电区9和第二P型集电区12与N型场阻止层8的压降超过PN结的导通压降后，由表面MOS沟道流入N-漂移区7中电子电流作为由P-body区4、N-漂移区7与P集电区9和第二 P型集电区12组成的PNP晶体管的基极电流，使PNP晶体管导通，大量空穴由P集电区9和第二 P型集电区12经N型电场阻止层8注入N-漂移区7中。因此，对于本发明结构不仅完全消除了传统RC-1GBT在正向导通时的snapback现象，同时由于采用了 P集电区9和第二 P型集电区12两种浓度和厚度不同的P型集电区，可获得更低的IGBT正向导通压降与更好的正向导通压降和关短损耗的折中特性;此外，由于不需要采用传统RC-1G BT的在正面多个MOS元胞并联的情况下通过增大背部元胞宽度以增大P型集电区9的宽度的方法，可采用小的背面元胞宽度，解决了传统RC-1GBT器件电流和温度均匀性的问题，大大提高了可靠性。
[0024]对于本发明结构在二极管续流模式下，器件的阴极(发射极)为高电位，阳极(集电极)为零电位。此时，N型集电区11和第二P型集电区12与集电极10等电位为零电位，当阴极(发射极)的电位增加超过由P-body区4和N-漂移区7形成的PN结的开启电压后，N型场阻止层8的电位增加，介质槽13两边N型场阻止层8和第二 P型集电区12之间形成的电位差产生的电场使第二 P型集电区12靠近介质槽13的侧壁形成电子的积累，进而形成反型，从而形成电子的导电通道，此时器件进入二极管续流导通模式，电流从表面PN结流入经第二 P型集电区12靠近介质槽13侧壁形成的电子通道和背部的N型集电区11流出。通过调整介质槽13的宽度和材料以及第二 P型集电区12的浓度和深度，使第二 P型集电区12靠近介质槽13的侧壁开始反型形成电子通道时介质槽13两边N型场阻止层8和第二 P型集电区12之间的电位差介于O?0.1V，可获得低的二极管导通压降和优异的二极管导通特性。同时由于不需要采用传统RC-1GBT的在正面多个MOS元胞并联的情况下通过增大背部元胞宽度以增大背部P集电区9的宽度的方法，可采用小的背面元胞宽度，因此，减小了电流的路径，进一步减小了二极管的导通压降，同时解决了传统RC-1GBT器件二极管续流时的电流和温度均匀性的问题，大大提尚了可靠性。
[0025]综上所述，本发明提供的RC-1GBT器件在正向IGB T工作模式下完全消除了snapback现象，并具有更低的IGBT正向导通压降与更好的正向导通压降和关短损耗的折中；在反向二极管续流工作模式下具有小的导通压降；同时由于不需要增加背部P集电区宽度可采用小的背面元胞宽度，解决了传统RC-1GBT器件电流和温度均匀性的问题，大大提高了可靠性;并且本发明提供的制备方法与传统RC-1GBT器件工艺相兼容。
【附图说明】
[0026]图1是传统的RC-1GBT器件元胞结构示意图。
[0027]图2是本发明提供的一种RC-1GBT器件元胞结构示意图。
[0028]图1至图2中，I为金属发射极，2为P+欧姆接触区，3为N+发射区，4为P型基区，5为栅氧化层，6为多晶硅栅极，7为N-漂移区，8为N型电场阻止层，9为第一P集电区，10为金属集电极，11为N型集电区，12为第二 P型集电区，13为介质槽。
[0029]图3为本发明提供的RC-1GBT器件的制造工艺流程示意图。
【具体实施方式】
[0030]以下结合附图，对本发明的原理和特性做进一步的说明，所举实例只用于解释本发明，并非用于限定本发明的范围。
[0031]本实施例提供一种600V电压等级的RC-1GBT器件，其元胞结构如图2所示，包括发射极结构、栅极结构、集电极结构和漂移区结构，所述发射极结构包括金属发射极l、p+欧姆接触区2、N+发射区3和P型基区4，其中P+欧姆接触区2和N+发射区3相互独立设置于P型基区4中，且P+欧姆接触区2和N+发射区3的表面均与金属发射极I相接触;所述漂移区结构包括N-漂移区7和N型电场阻止层8，所述N型电场阻止层8设置于N-漂移区7背面;所述栅极结构包括栅电极6和栅氧化层5，所述栅电极6与N+发射区3、P型基区4及N-漂移区7三者之间设置栅氧化层5;所述漂移区结构位于所述发射极结构/栅极结构和所述集电极结构之间，所述N-漂移区7正面与发射极结构的P型基区4和栅极结构的栅氧化层5相接触;其特征在于，所述集电极结构包括两个第一 P型集电区9、金属集电极10、两个N型集电区11、第二 P型集电区12和两个介质槽13，所述两个第一P型集电区9分别位于第二P型集电区12两侧、且三者均与N型电场阻止层8的背面相接触，所述两个第一 P型集电区9与第二 P型集电区12之间分别设置介质槽13，所述两个N型集电区11分别设置于第二 P型集电区12底部两侧、且均与介质槽13相接触，所述第一 P型集电区9、N型集电区11、第二P型集电区12及介质槽13均与金属集电极10相接触。所述介质槽13的深度为?I微米，宽度为0.005?0.1微米;第二P型集电区12的厚度为0.8?0.9微米，N型集电区11的厚度为0.4?0.6微米，P型集电区9的厚度0.2?0.3微米;通过调整介质槽13的宽度和材料以及第二 P型集电区12的浓度和深度，使第二 P型集电区12靠近介质槽13的侧壁开始反型形成电子通道时介质槽13两边N型场阻止层8和第二 P型集电区12之间的电位差介于O?0.1V。
[0032]上述600V电压等级的RC-1GBT的制备方法，如图3所示，具体包括以下步骤:
[0033]第一步:选取掺杂浓度为2X 114个/cm3，厚度为300?500微米的轻掺杂FZ硅片用以形成RC-1GBT的漂移区；通过多次光刻、氧化、离子注入、退火、淀积工艺在硅片正面制作RC-1GBT的正面结构，包括元胞MOS结构和终端结构；
[0034]第二步:翻转硅片，减薄硅片背面至40?60微米的厚度；
[0035]第三步:在硅片背面通过离子注入N型杂质并退火制作RC-1GBT的N型场阻止层8，形成的N型场阻止层的厚度为2?3微米，离子注入能量为100keV?2000keV，注入剂量为IX 114个/cm2，采用激光退火工艺，退火温度为400-500°C，退火时间为30?60分钟；
[0036]第四步:在硅片背面通过离子注入P型杂质制作RC-1GBT的P型透明集电区，形成的P型集电区9的厚度为0.2?0.3微米，离子注入能量为20?30keV，注入剂量为I X 114个/cm2
[0037]第五步:光刻，在硅片背面的部分区域再次进行离子注入P型杂质制作RC-1GBT的第二 P型集电区12，形成的第二 P型集电区12的厚度为0.8?0.9微米，离子注入能量为150?200keV，注入剂量为2 X 113个/cm2 ；
[0038]第六步:光刻，在硅片背面的部分区域通过离子注入N型杂质并退火制作RC-1GBT的N型集电区11，形成的N型集电区11的厚度为0.4?0.6微米，离子注入能量为40?60keV，注入剂量为5X 114个/cm2，退火温度为400-500°C，退火时间为30?60分钟；
[0039]第七步:光刻，刻蚀并填充介质形成介质槽13，介质槽13的深度大于第二P型集电区12的深度0.1?0.2微米，介质槽13的宽度为0.005?0.1微米，介质槽13的侧壁一边与P集电区9和N型场阻止层8的侧壁相接触，一边与第二P型集电区12和N型集电区11的侧壁相接触；
[0040]第八步:淀积金属，形成金属集电极10;
[0041 ]即制备得 RC-1GBT。
[0042]以上所述，仅为本发明的【具体实施方式】，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换;所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
【主权项】
1.一种RC-1GBT器件，其元胞结构包括发射极结构、栅极结构、集电极结构和漂移区结构，所述发射极结构包括金属发射极(1)、P+欧姆接触区(2)、N+发射区(3)和P型基区(4)，其中P+欧姆接触区(2)和N+发射区(3)相互独立设置于P型基区(4)中，且P+欧姆接触区(2)和N+发射区(3)的表面均与金属发射极(I)相接触;所述漂移区结构包括N-漂移区(7)和N型电场阻止层(8)，所述N型电场阻止层(8)设置于N-漂移区(7)背面;所述栅极结构包括栅电极(6)和栅氧化层(5)，所述栅电极(6)与N+发射区(3)、P型基区(4)及N-漂移区(7)三者之间设置栅氧化层(5);所述漂移区结构位于所述发射极结构/栅极结构和所述集电极结构之间，所述N-漂移区(7)正面与发射极结构的P型基区(4)和栅极结构的栅氧化层(5)相接触； 其特征在于，所述集电极结构包括两个第一P型集电区(9)、金属集电极(10)、两个N型集电区(11)、第二 P型集电区(12)和两个介质槽(13)，所述两个第一 P型集电区(9)分别位于第二 P型集电区(12)两侧、且三者均与N型电场阻止层(8)的背面相接触，所述两个第一 P型集电区(9)与第二P型集电区(12)之间分别设置介质槽(13)，所述两个N型集电区(11)分别设置于第二 P型集电区(12)底部两侧、且均与介质槽(13)相接触，所述第一 P型集电区(9)、N型集电区(11)、第二 P型集电区(12)及介质槽(13)均与金属集电极(10)相接触。2.按权利要求1所述RC-1GBT器件，其特征在于，所述N型集电区(11)的厚度大于第一P集电区(9)的厚度，所述第二 P型集电区(12)的厚度大于N型集电区(11)的厚度，所述介质槽(13)的深度大于第二 P型集电区(12)的厚度。3.按权利要求1所述RC-1GBT器件，其特征在于，所述栅极结构为平面栅结构或槽栅结构。4.按权利要求1所述RC-1GBT器件，其特征在于，所述漂移区结构为NPT结构或FS结构。5.按权利要求1所述RC-1GBT器件，其特征在于，所述RC-1GBT器件的半导体材料采用S1、S i C、GaAs 或者 GaN 制作。6.按权利要求1所述RC-1GBT器件，其特征在于，所述介质槽中填充的介质为Si02、Hf02、Al203 或者 Si3N4。7.按权利要求1所述RC-1GBT的制备方法，包括以下步骤: 第一步:选取轻掺杂FZ硅片用以形成RC-1GBT的N-漂移区；通过多次光刻、氧化、离子注入、退火、淀积工艺在硅片正面制作RC-1GBT的正面结构，包括发射极结构和栅极结构； 第二步:翻转硅片，减薄硅片背面至所需厚度； 第三步:在硅片背面预设区域通过离子注入N型杂质并退火制作RC-1GBT的N型场阻止层，形成的N型场阻止层的厚度为2?5微米； 第四步:在硅片背面预设区域通过离子注入P型杂质制作RC-1GBT的第一P型集电区，形成的第一 P型集电区的厚度为0.2?I微米； 第五步:在硅片背面预设区域再次进行离子注入P型杂质制作RC-1GBT的第二 P型集电区，形成的第二P型集电区的厚度为0.5?2微米； 第六步:在硅片背面预设区域通过离子注入N型杂质并退火制作RC-1GBT的N型集电区，形成的N型集电区的厚度比第二P型集电区的厚度小0.2?0.5微米、比第一P型集电区的厚度大0.1?0.5微米； 第七步:光刻，刻蚀并填充介质形成介质槽，介质槽的深度大于第二P型集电区的深度.0.1?0.2微米，介质槽的宽度为0.005?0.1微米；第八步:淀积金属，形成金属集电极；即制备得RC-1GBT。
【文档编号】H01L29/739GK106098762SQ201610594277
【公开日】2016年11月9日
【申请日】2016年7月26日 公开号201610594277.0, CN 106098762 A, CN 106098762A, CN 201610594277, CN-A-106098762, CN106098762 A, CN106098762A, CN201610594277, CN201610594277.0
【发明人】张金平, 熊景枝, 廖航, 刘竞秀, 李泽宏, 任敏, 张波
【申请人】电子科技大学