专利名称：用于usb接口芯片的静电放电保护电路的制作方法
技术领域：
本发明是用于USB接口芯片的静电放电保护电路，主要应用于USB接口芯片，以及带 USB接口的芯片设备，以抵抗静电对芯片的损害。
背景技术：
USB (Universal Serial Bus)指通用串行总线，是应用在PC领域的接口技术。USB是在 1994年底由英特尔、康柏、IBM、 Microsoft等多家公司联合提出的。目前PC主板中主要是 采用USB1.1和USB2.0，各USB版本间能很好的兼容。USB用一个4针插头作为标准插头， 采用菊花链形式可以把所有的外设连接起来，最多可以连接127个外部设备，并且不会损失 带宽。USB需要主机硬件、操作系统和外设三个方面的支持才能工作。USB具有传输速度快 (USB1.1的full speed是12Mbps， USB2,0的high speed是480Mbps)、使用方便、支持热插 拔、连接灵活、独立供电等优点，可以连接鼠标、键盘、打印机、扫描仪、摄像头、闪存盘、 MP3、手机、数码相机、移动硬盘、外置光软驱、USB网卡、ADSLModem、 Cable Modem 等几乎所有的外部设备。
USB连接用的4针插头为4根信号线，即数据线DP、数据线DM、电源线(VCC)、地 线(GND)。 DP和DM用于传输差分数据信号，电源线用于USB设备从PC提取电源，地线 将USB设备的地和PC接口的地连接起来。
静电可以说是无处不在的，静电的产生方式包括摩擦起电、感应充电、直接充电等多种 方式，但通常来讲，摩擦产生静电的情况可以说时刻都在发生。静电对芯片(器件)造成的 损坏有显性和隐性两种。隐性损坏在当时看不出来，但器件变得更脆弱，在过压、高温等条 件下极易损坏。ESD两种主要的破坏机制是由ESD电流产生热量导致芯片烧毁的热失效; 由ESD过高电压导致芯片内部绝缘击穿。两种破坏可能在一个芯片中同时发生，例如，绝缘 击穿可能激发大的电流，这又进一步导致热失效。
USB设备的种类是越来越多，像这种支持热插拔的设备在插拔的过程中很容易产生静电。 严重的话很有可能会把南桥击穿。静电不仅可能损害PC机主板，更可能损害USB设备。因 此对于USB接口芯片或者带USB接口的外部设备都要注意ESD防护。
发明内容
针对USB在应用时容易产生静电放电问题，本发明提出了一种用于USB接口或者带USB 接口的芯片内部的ESD保护电路，也就是数据信号线DP和DM对电源和地的ESD保护电 路。发明用于USB接口芯片的ESD保护电路1位于数据线差分信号正端DP2 (对应压焊点 3)、内部输入信号线DPJN4和内部输出信号线DPJ)UT5、数据线差分信号负端DM 6 (对 应压焊点7)、内部输入信号线DM_IN 8和内部输出信号线DM_OUT 9之间，ESD保护电路 1由DP 2的ESD保护电路10和DM 6的ESD保护电路11构成，且两个电路10和11具有 相同的结构和参数。
其中，DP2的ESD保护电路10由静电放电保护电路12、电源13、地14构成，且对应 的芯片内部的信号有两个，即内部输入信号DPJN4和内部输出信号DP—0UT5;同样，DM 6的ESD保护电路11由静电放电保护电路15、电源13、地14构成，且对应的芯片内部的信 号有两个，即内部输入信号DMJN 8和内部输出信号DM—OUT 9。
DP 2的ESD保护电路包括DP 2与DP—IN 4之间的保护电阻16、 DP 2与DP—OUT 5之 间的保护电阻17、 DP 2对电源的ESD保护电路18和对地的ESD保护电路19、 DP—IN 4对 电源的ESD保护电路20和对地的ESD保护电路21、 DP_OUT 5对电源的ESD保护电路22 和对地的ESD保护电路23。 DP 2通过ESD保护用的电阻16与DP—IN 4相连，通过ESD保 护用的电阻17与DP一OUT 5相连，因此本发明的一个明显特征就是DP_IN 4与DP一OUT 5 之间通过电阻16和电阻17进行隔离。其中DP一IN4连接到芯片内部的接收信号处理电路， 通常与CMOS器件的栅极相连，而DPJXJT 5连接到芯片的输出驱动电路，通常与CMOS 器件的源极或者漏极相连。
DP 2、DP_IN 4和DP—OUT 5对地的ESD保护电路可以是gCNMOS(gate coupledNMOS, 由电容24、电阻25和NMOS 26构成)、二极管27、改进的gGNMOS (gate grounded NMOS， 由电阻28和NMOS 29构成)、以及gGNMOS(由NMOS 30构成)。DP 2、DP_IN 4和DP—OUT 5对电源的ESD保护电路，可以采用与对地的ESD保护电路相类似的结构。
本发明具有将对发射电路的ESD保护和对接收电路的ESD保护分开的优点，从而可以 更加有效地保护接收电路中的MOS器件的栅极。
图1为USB接口芯片的ESD保护电路接口图2为USB接口芯片的ESD保护电路接口的分解图3为DP 2的ESD保护电路图4为DP 2、 DP_IN 4和DP_OUT 5对地的ESD保护电路可能采用的电路结构图； 图5为DP2、 DP IN4和DPJXJT5对电源的ESD保护电路可能采用的电路结构。
具体实施例方式
图1说明用于USB接口芯片的ESD保护电路1保护差分数据信号的两个PAD(压焊点) 3和7， DP 2经过ESD保护电路1之后分解为DP—IN 4和DP_OUT 5， DM 6经过ESD保护 电路1之后分解为DM_IN 8和DM_OUT 9。
图2在图1中的ESD保护电路1的基础上，将ESD保护电路分解为DP 2的ESD保护 电路10和DM6的ESD保护电路11。其中ESD保护电路10和11都指的是对电源和地的保 护电路。
图3给出了 DP 2的ESD保护电路，包括DP 2与DP_IN 4之间的保护电阻16、 DP 2与 DP—OUT 5之间的保护电阻17、 DP 2对电源的保护电路18和对地的保护电路19、 DP—IN 4 对电源的保护电路20和对地的保护电路21、 DP—OUT 5对电源的保护电路22和对地的保护 电路23。
图4给出了DP2、 DP—IN4和DP—OUT5对地的ESD保护电路可能采用的电路结构，包 括gCNMOS (如图a，由电容24、电阻25和NMOS 26构成)、二极管27 (如图b)、改进的 gGNMOS (如图c，由电阻28和NMOS 29构成)、以及gGNMOS (如图d，由NMOS 30构成)。
图5给出了 DP 2、 DP一IN 4和DP—OUT 5对电源的ESD保护电路可能采用的电路结构， 包括gCPMOS (如图a，由电容31、电阻32和PMOS 33构成)、二极管34 (如图b)、改进 的gGPMOS (如图c，由电阻35和PMOS 36构成)、以及gGPMOS (如图d，由PMOS 37
构成)。
对本发明的具体实施方式
说明如下-
1.在USB接口芯片或者带USB接口的芯片内部使用本发明的ESD保护电路，用于差 分数据信号线DP和DM对电源和地的ESD保护，此外电源和地之间也会有保护电 路(本发明没有提供特别说明，可以采用一些传统的ESD保护电路结构)。
2. 本发明提供的ESD保护电路是基于CMOS工艺的，也就是需要在CMOS工艺上实现。
3. 本发明的主要特点是采用了两级ESD保护电路结构，且将差分信号DP2(或者DM 6) 分解成了两个信号，即芯片输入信号DP—IN 4 (或者DM—IN 8)和芯片输出信号 DP—OUT 5 (或者DMJ3UT9)。 DPJN4 (或者DMJN8)将连接到芯片内部的接收 电路，通常是CMOS器件的栅级，DP_OUT 5 (或者DM一OUT 9)将连接到芯片内 部的发射驱动电路，通常是CMOS器件的源极或者漏极。
4. 连接DP2 (或者DM6)与DP—OUT 5 (或者DM—OUT9)之间的电阻17通常不会 太大，要符合相关的USB规范要求，建议选择不大于40欧姆的电阻，对于USBl.l 来说10 20欧姆是比较适当的。这个电阻可以用有源区电阻、多晶硅电阻等来实现， 宽度应该适当增大。
5. 连接DP2 (或者DM6)与DP—IN 4 (或者DMJN8)之间的电阻16通常可以根据 需要进行选择，但要保证信号衰减较小或者没有衰减，建议选择大于200欧姆的电 阻值。这个电阻可以用有源区电阻、多晶硅电阻等来实现，宽度应该适当增大。
6. DP 2、 DPJN4、 DPJ3UT5对电源和地的ESD保护电路可以采用相同的结构，也可
以不采用同样的结构。对地的ESD保护电路可以采用gCNMOS、 二极管、gGNMOS 以及其改进电路；对电源的ESD保护电路也可以采用类似的结构。
7. 第一级ESD保护电路(即DP2或者DM6对电源和地的ESD保护电路)，通常采用 比第二级ESD保护电路(即DPJN 4或者DMJN 8对电源和地的ESD保护电路、 DPJDUT5或者DM一OUT9对电源和地的ESD保护电路)的尺寸大若干倍，通常大 4~10倍。如果采用MOS器件，那么第一级保护电路的MOS器件的栅级宽度要比第 二级保护电路的MOS器件的栅级宽度大许多；如果采用二极管，那么第一级的保护 电路的二极管的发射极面积要比第二级保护电路的二极管的发射极面积大许多。
8. 对电源和地的ESD保护电路如果采用图4(a)所示的gCNMOS电路，那么电阻25和 电容24的参数选取应该特别注意，原则是在正常工作状态下，NMOS管26不应 该开启；在静电放电状态下，NMOS管26应该导通。对于图5(a)所示的电路也需要 有相同的考虑。
9. 对于图4(c)和图5(c)中的电阻28和35的参数值的选取，应该根据具体的CMOS工艺 参数和MOS器件版图布局的不同而有差别，通常选择几K Q到几十K Q的参数范围。
权利要求
1.一种用于USB接口芯片的静电放电(ESD)保护电路，其特征是该保护电路是由数据线 DP的ESD保护电路和数据线DM的ESD保护电路构成，且两个电路具有相同的结构和 参数。
2. 根据权利要求1所述的用于USB接口芯片的静电放电(ESD)保护电路，其特征是DP 在芯片内部被ESD保护电路分为两个信号， 一个是USB设备的，收信号DPJN， 一个是 USB设备的发送信号DP—OUT,且两个信号之间通过电阻进行隔离。
3. 根据权利要求1所述的用于USB接口芯片的静电放电(ESD)保护电路，其特征是DP 的ESD保护电路由DP对电源和地的ESD保护电路、DPJN对电源和地的ESD保护电路、 DP—OUT对电源和地的ESD保护电路、DP与DP—IN之间的保护电阻、DP与DP—OUT 之向的保护电阻5部分构成。
4. 根据权利要求3所述的用于USB接口芯片的静电放电(ESD)保护电路，其特征是DP 对电源和地的ESD保护电路、DP_IN对电源和地的ESD保护电路、DP_OUT对电源和地 的ESD保护电路都分别由对电源SH呆护电路和对地的保护电路两部分tS成。
5. 根据权利要求3所述的用于USB接口芯片的静电放电(ESD)保护电路，其特征是DP、 DP—IN和DP_OUT对地的ESD保护电路可以是gCNMOS、 二极管、gGNMOS以及相应 的&进电路3li实现；DP、 DP—IN和DP_OUT对电源的ESD保护电路可以采用与对地的 ESD保护电路相同的结构，iMOS器冉采用PMOS。
6. 根据权利要求3所述的用于USB接口芯片的静电放电(ESD)保护电路，其特征是DP 对电源和地的ESD保护电路的二极管的发射级面积要大于DP—IN和DP—OUT对电源和地 的ESD保护电路的二极管的发射级面积。
7. 根据权利要求3所述的用于USB接口芯片的静电放电(ESD)保护电路，其特征是DP 对电源和地的ESD保护电路的MOS管的栅宽度要大于DP—IN和DP—OUT对电源和地的 ESD保护电路的MOS管的栅宽度。
8. 根据权利要求5所述的用于USB接口芯片的静电放电(ESD)保护电路，其特征是DP 与DP一OUT之间的电阻不大于40欧姆，DP与DP—IN之间的电阻可大于200欧姆。
全文摘要
本发明提出了一种用于USB(Universal Serial Bus)接口芯片的静电放电(ESD)保护电路。带USB接口的设备(device)与主机(host)之间的通信是通过USB接口来完成的，USB设备有4个引脚，即两根数据线(DP、DM)、电源(VCC)和地线(GND)。由于USB设备经常与主机发生插拔动作，因此USB接口芯片需要很强的抵抗ESD的能力。本发明为USB设备的两根数据线提供了一种新的片上ESD保护电路。
文档编号H02H9/00GK101364731SQ20071011997
公开日2009年2月11日 申请日期2007年8月6日 优先权日2007年8月6日
发明者周建锁 申请人:北京中电华大电子设计有限责任公司