具有静电防护功能的时钟接口电路的制作方法
【专利摘要】本实用新型公开了具有静电防护功能的时钟接口电路，包括MAX3223ECAP芯片、静电防护电路和电源，所述的静电防护电路上的电容C6、电容C7、三极管T1的集电极、三极管T2的集电极和可控硅器件SCR均连接电阻R2，电阻R2连接在MAX3223ECAP芯片的输入端T2IN上；静电防护电路上的三极管T2的发射极、三极管T3的发射极、三极管T3的基极、可控硅器件SCR、MAX3223ECAP芯片的使能端和接地端GND均接地；静电防护电路上的三极管T1的发射极、三极管T3的集电极和MAX3223ECAP芯片的端和电源VCC端均接电源。本实用新型通过上述原理，让时钟接口电路免受静电的影响，保证数据的正常通信。
【专利说明】具有静电防护功能的时钟接口电路
【技术领域】
[0001]本实用新型涉及时钟接口电路，具体涉及具有静电防护功能的时钟接口电路。
【背景技术】
[0002]时钟电路一般由晶体振荡器、晶震控制芯片和电容组成。时钟电路应用十分广泛，如电脑的时钟电路、电子表的时钟电路以及MP3MP4的时钟电路。时钟电路产生象时钟一样准确的振荡电路，让任何工作都按时间顺序。用于捕获、过滤和储存FC网络数据，为实时显示、数据回放和数据分析的FC网络监控卡中也需要用到时钟电路，来实现对紧急消息、周期消息、事件消息、大数据块消息和网络管理消息的准确收集和存储。FC网络仿真卡用于模拟FC网络终端设备的网络接口，具有支持仿真终端系统设备管理、数据通信、网络管理和时钟同步的功能。双端口仿真卡具有一块板卡支持两个独立的数据通信端口，可同时模拟两个终端设备的特性。可见FC网络仿真卡的正常运行有着非常重要的意义，而FC网络仿真卡上的时钟接口电路受到静电的影响就无法实现正常的运行，从而导致FC网络仿真卡的异常，影响数据的正常通信。实用新型内容
[0003]本实用新型克服了现有技术的不足，提供具有静电防护功能的时钟接口电路，让时钟接口电路免受静电的影响，保证数据的正常通信。
[0004]为解决上述的技术问题，本实用新型采用以下技术方案:具有静电防护功能的时钟接口电路，包括MAX3223ECAP芯片、静电防护电路和电源，所述的静电防护电路上的电容C6、电容C7、三极管Tl的集电极、三极管T2的集电极和可控硅器件SCR均连接电阻R2，电阻R2连接在MAX3223ECAP芯片的输入端T2IN上；静电防护电路上的三极管T2的发射极、三极管T3的发射极、三极管T3的基极、可控硅器件SCR、MAX3223ECAP芯片的使能端
Ζ?和接地端GND均接地；静电防护电路上的三极管Tl的发射极、三极管Τ3的集电极和
MAX3223ECAP芯片的端和电源VCC端均接电源；所述的MAX3223ECAP芯片上的强制打开端F0RCE0N和电源负极端均接地。
[0005]所述的静电防护电路包括电容C6、电容C7、三极管Tl、三极管T2、三极管T3、电感L和可控硅器件SCR，其中的三极管Tl的发射极同时连接三极管T3的集电极和电容C6 ;电感L、三极管Tl的集电极、三极管T2的集电极、电容C6、电容C7和可控硅器件SCR均连接在一起；三极管T2的发射极、三极管T3的发射极、三极管T3的基极和电容C7均连接在一起；三极管Tl的基极还与电容C6连接，三极管T2的基极还与电容C7连接。
[0006]所述的MAX3223ECAP芯片的第一电容输入端Cl+和第一电容输出端Cl-之间串联电容Cl。
[0007]所述的MAX3223ECAP芯片的第二电容输入端C2+和第二电容输出端C2-之间串联电容C2。[0008]所述的MAX3223ECAP芯片上的输入端口 TI IN、输入端口 Rl IN和输入端口 R2IN依次连接电阻Rl、电阻R3和电阻R4。
[0009]所述的MAX3223ECAP芯片的强制打开端FORCEON和电源负极V-均连接电容C5。
[0010]与现有技术相比，本实用新型的有益效果是:
[0011]1、本实用新型给时钟接口电路设置有专门的静电防护电路，避免时钟接口电路受到静电的影响，导致时钟接口电路异常，无法正常的记录时钟信息，数据通信异常，收集的数据信息不能起到借鉴作用。
[0012]2、其中的电容C6和电容C7起到增加信号耦合的目的，能够加速开启相应的三极管，可控硅器件SCR则作为二级ESD保护结构。
【专利附图】
【附图说明】
[0013]图1为本实用新型的原理图。
【具体实施方式】
[0014]下面结合附图对本实用新型作进一步阐述，本实用新型的实施例不限于此。
[0015]实施例:
[0016]如图1所示，本实用新型包括MAX3223ECAP芯片、静电防护电路和电源，静电防护电路包括电容C6、电容C7、三极管Tl、三极管T2、三极管T3、电感L和可控硅器件SCR，其中的三极管Tl的发射极同时连接三极管T3的集电极和电容C6 ;电感L、三极管Tl的集电极、三极管T2的集电极、电容C6、电容C7和可控硅器件SCR均连接在一起；三极管T2的发射极、三极管T3的发射极、三极管T3的基极和电容C7均连接在一起；三极管Tl的基极还与电容C6连接，三极管T2的基极还与电容C7连接。
[0017]本实施例的静电防护电路上的电容C6、电容C7、三极管Tl的集电极、三极管T2的集电极和可控硅器件SCR均连接电阻R2，电阻R2连接在MAX3223ECAP芯片的输入端T2IN上；静电防护电路上的三极管T2的发射极、三极管T3的发射极、三极管T3的基极、可控硅
器件SCR、MAX3223ECAP芯片的使能端和接地端GND均接地；静电防护电路上的三极管
Tl的发射极、三极管T3的集电极和MAX3223ECAP芯片的f+OiiCEOFF端和电源VCC端均
接电源；所述的MAX3223ECAP芯片上的强制打开端FORCEON和电源负极端均接地。
[0018]本实施例的MAX3223ECAP芯片的第一电容输入端Cl+和第一电容输出端Cl-之间串联电容Cl ；MAX3223ECAP芯片的第二电容输入端C2+和第二电容输出端C2-之间串联电容C2 ；MAX3223ECAP芯片的电源端口 VCC上串联电容C4，MAX3223ECAP芯片的正电源端口V+上串联电容C3，电容C4和电容C3均接地；MAX3223ECAP芯片上的输入端口 TI IN、输入端口 RlIN和输入端口 R2IN依次连接电阻R1、电阻R3和电阻R4 ；MAX3223ECAP芯片的强制打开端FORCEON和电源负极V-均连接电容C5。
[0019]设置有专门静电防护电路对时钟接口电路进行防护，避免时钟接口电路受到静电的影响，保证时钟接口电路在任意情况下均能正常工作，记录数据通信信息的准确，对后期情况的处理数据起到借鉴作用。
[0020]如上所述便可实现该实用新型。
【权利要求】
1.具有静电防护功能的时钟接口电路，其特征在于:包括MAX3223ECAP芯片、静电防护电路和电源，所述的静电防护电路上的电容C6、电容C7、三极管Tl的集电极、三极管T2的集电极和可控硅器件SCR均连接电阻R2，电阻R2连接在MAX3223ECAP芯片的输入端T2IN上；静电防护电路上的三极管T2的发射极、三极管T3的发射极、三极管T3的基极、可控硅器件SCR、MAX3223ECAP芯片的使能端@和接地端GND均接地；静电防护电路上的三极管Tl的发射极、三极管T3的集电极和MAX3223ECAP芯片的端和电源VCC端均接电源；所述的MAX3223ECAP芯片上的强制打开端FORCEON和电源负极端均接地。
2.根据权利要求1所述的具有静电防护功能的时钟接口电路，其特征在于:所述的静电防护电路包括电容C6、电容C7、三极管Tl、三极管T2、三极管T3、电感L和可控硅器件SCR，其中的三极管Tl的发射极同时连接三极管T3的集电极和电容C6 ;电感L、三极管Tl的集电极、三极管T2的集电极、电容C6、电容C7和可控硅器件SCR均连接在一起；三极管T2的发射极、三极管T3的发射极、三极管T3的基极和电容C7均连接在一起；三极管Tl的基极还与电容C6连接，三极管T2的基极还与电容C7连接。
3.根据权利要求1所述的具有静电防护功能的时钟接口电路，其特征在于:所述的MAX3223ECAP芯片的第一电容输入端Cl+和第一电容输出端Cl-之间串联电容Cl。
4.根据权利要求1所述的具有静电防护功能的时钟接口电路，其特征在于:所述的MAX3223ECAP芯片的第二电容输入端C2+和第二电容输出端C2-之间串联电容C2。
5.根据权利要求1所述的具有静电防护功能的时钟接口电路，其特征在于:所述的MAX3223ECAP芯片的电源端口 VCC上串联电容C4，MAX3223ECAP芯片的正电源端口 V+上串联电容C3，电容C4和电容C3均接地。
6.根据权利要求1所述的具有静电防护功能的时钟接口电路，其特征在于:所述的獻父3223￡04?芯片上的输入端口！11队输入端口1?1爪和输入端口1?2爪依次连接电阻1?1、电阻R3和电阻R4。
7.根据权利要求1-6任意一项所述的具有静电防护功能的时钟接口电路，其特征在于:所述的MAX3223ECAP芯片的强制打开端FORCEON和电源负极V-均连接电容C5。
【文档编号】H02H9/00GK203398777SQ201320510814
【公开日】2014年1月15日 申请日期:2013年8月21日 优先权日:2013年8月21日
【发明者】胡钢, 邱昆 申请人:成都成电光信科技有限责任公司