用于静电防护的半导体结构的制作方法
【技术领域】
[0001]本发明涉及一种用于静电防护的半导体结构，特别是涉及一种可节省集成电路空间并改善静电防护能力的半导体结构。
【背景技术】
[0002]静电防护长久以来都是电子产业与半导体产业重要的课题之一。静电放电常会造成电子产品损坏。随着半导体工艺的进步，集成电路及其元件的尺寸越来越小，相对地集成电路也越容易受到静电的破坏。为了防止集成电路受到静电的破坏，现有技术的集成电路包含静电防护电路，用以当接收到静电时将静电迅速导引至接地端。然而，在现有技术的集成电路中，静电防护电路会占据集成电路一定的空间，进而增加集成电路设计上的困难，再者，为了节省空间，静电防护电路会设置在集成电路中的特定位置上，而集成电路离静电防护电路较远的元件将无法有效地受到静电防护电路的保护。
【发明内容】
[0003]本发明提供一种可节省集成电路空间并改善静电防护能力的半导体结构，以解决上述问题。
[0004]本发明用于静电防护的半导体结构设置于集成电路上，该集成电路包含设置于该集成电路的外围的封环(seal ring)，金属环设置于该封环的内侧，以及电源汇流排设置于该金属环的一侧，该半导体结构包含第一 N型电极区，第二 N型电极区，以及第一 P型电极区。该第一 N型电极区形成于P型井上相对应于该封环的位置，且耦接至该封环。该第二 N型电极区形成于该P型井上相对应于该电源汇流排的位置，且耦接至该电源汇流排。该第一 P型电极区形成于相对应于该金属环的位置，且耦接至该金属环。其中该封环及该电源汇流排耦接至电压源，该金属环系耦接至接地端。
[0005]本发明的有益效果是:相比较于先前技术，本发明用于静电防护的半导体结构设置于集成电路外围的封环、金属环及电源汇流排的相对应位置，而不需另外占据集成电路的空间，进而节省集成电路的空间。再者，由于本发明用于静电防护的半导体结构系环绕于集成电路的外围，因此集成电路的各个元件可受到附近的半导体结构的静电保护，进而改善集成电路的静电防护能力。
【附图说明】
[0006]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:
[0007]图1是本发明集成电路配置的示意图；
[0008]图2是本发明用于静电防护的半导体结构对应于图1的A-A剖面线的剖面图；
[0009]图3是本发明用于静电防护的半导体结构对应于图1的A-A剖面线的另一剖面图。
【具体实施方式】
[0010]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0011]请同时参考图1及图2，图1是本发明集成电路配置的示意图，图2是本发明用于静电防护的半导体结构对应于图1的A-A剖面线的剖面图。如图1所示，本发明集成电路10包含封环12，金属环14，以及至少一个电源汇流排16。封环12设置于集成电路10的外围，用以屏蔽电磁波。金属环14设置于封环12的内侧。电源汇流排16设置于金属环14的内侧，用以提供电源至集成电路10的元件。如图2所示，封环12、金属环14以及电源汇流排16形成于集成电路10的金属层M1，而集成电路10可还包含其他金属层M2、M3设置于金属层Ml的上方，以形成其他元件。本发明用于静电防护的半导体结构100包含第一 N型电极区110，第二 N型电极区120，以及第一 P型电极区130。第一 N型电极区110形成于P型井20上相对应于封环12的位置，且耦接至封环12。第二 N型电极区120形成于P型井20上相对应于电源汇流排16的位置，且耦接至电源汇流排16。第一 P型电极区130形成于P型井20上相对应于金属环14的位置，且耦接至金属环14。其中电源汇流排16耦接至电压源VDD1，金属环14耦接至接地端GND，而封环12可以透过上方的金属层M2耦接至电源汇流排16，以使封环12和电源汇流排16具有相同的电压位准。
[0012]半导体结构100还包含第一 N型井30以及第二 N型井31。第一 N型电极区110的中间部分是形成于第一 N型井30上，且第一 N型电极区110的外围部分形成于P型井20上。第二 N型电极区120的中间部分是形成于第二 N型井31上，且第二 N型电极区120的外围部分形成于P型井20上。
[0013]另外，第一 N型电极区110、第二 N型电极区120及第一 P型电极区130之间被绝缘区F0X所隔开。绝缘区F0X为场效氧化(Field Oxide)区。P型井20、第一 N型井30形成于P型基底40上。
[0014]依据上述配置，当电源汇流排16接收到静电时，半导体结构100中的PN接面将会因静电的高电压位准而崩溃，进而将静电的电流从第一 N型电极区110及第二 N型电极区120传递至第一P型电极区630，并进一步宣泄至金属环14，以提供静电防护，且静电的部分能量也会在PN接面崩溃时被吸收。
[0015]请参考图3，并一起参考图1。图3是本发明用于静电防护的半导体结构对应于图1的A-A剖面线的另一剖面图。如图3所示，本发明用于静电防护的半导体结构200包含第一 N型电极区210，第二 N型电极区220，以及第一 P型电极区230。第一 N型电极区210形成于P型井20上相对应于封环12的位置，且耦接至封环12。第二 N型电极区220形成于P型井20上相对应于电源汇流排16的位置，且耦接至电源汇流排16。第一 P型电极区230形成于P型井20上相对应于金属环14的位置，且耦接至金属环14。其中电源汇流排16耦接至电压源VDD1，金属环14耦接至接地端GND，而封环12可以透过上方的金属层M2耦接至电源汇流排16，以使封环12和电源汇流排16具有相同的电压位准。
[0016]相异于图2的实施例的是，半导体结构200不包含第一 N型井30以及第二 N型井31，而还包含第一 N型掺杂区33以及第二 N型掺杂区35。第一 N型掺杂区33形成于第一N型电极区210及P型井20之间，且第一 N型掺杂区33的掺杂浓度较第一 N型电极区210的掺杂浓度低。第二 N型掺杂区35形成于第二 N型电极区220及P型井20之间，且第二N型掺杂区35的掺杂浓度较第二 N型电极区220的掺杂浓度低。
[0017]相似地，依据上述配置，当电源汇流排16接收到静电时，半导体结构200中的PN接面将会因静电的高电压位准而崩溃，进而将静电的电流从第一 N型电极区210及第二 N型电极区220传递至第一 P型电极区230，并进一步宣泄至金属环14，以提供静电防护，且静电的部分能量也会在PN接面崩溃时被吸收。
[0018]另外，在图3的实施例中，由于第一 N型电极区210及第二 N型电极区220是分别被第一 N型掺杂区33及第二 N型掺杂区35包覆而不外露于P型井20，因此相比较于图2的半导体结构100，图3的半导体结构200可以承受较高的电压。
[0019]综上所述，本发明用于静电防护的半导体结构设置于集成电路外围的封环、金属环及电源汇流排的相对应位置，而不需另外占据集成电路的空间，进而节省集成电路的空间。再者，由于本发明用于静电防护的半导体结构环绕于集成电路的外围，因此集成电路的各个元件可受到附近的半导体结构的静电保护，进而改善集成电路的静电防护能力。
[0020]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种用于静电防护的半导体结构，其特征在于，该半导体结构设置于集成电路上，该集成电路包含设置于该集成电路的外围的封环(seal ring)，金属环设置于该封环的内侧，以及电源汇流排设置于该金属环的一侧，该半导体结构包含: 第一 N型电极区，形成于P型井上相对应于该封环的位置，且耦接至该封环； 第二 N型电极区，形成于该P型井上相对应于该电源汇流排的位置，且耦接至该电源汇流排； 第一 P型电极区，形成于该P型井上相对应于该金属环的位置，且耦接至该金属环； 其中该封环及该电源汇流排耦接至电压源，该金属环耦接至接地端。2.根据权利要求1所述的半导体结构，其特征在于，该第一N型电极区、该第二 N型电极区及该第一 P型电极区之间被多个绝缘区所隔开。3.根据权利要求2所述的半导体结构，其特征在于，该多个绝缘区为场效氧化(FieldOxide, FOX)区。4.根据权利要求1所述的半导体结构，其特征在于，该半导体结构还包含: 第一 N型井，其中该第一 N型电极区的中间部分形成于该第一 N型井上，且该第一 N型电极区的外围部分形成于该P型井上； 第二 N型井，其中该第二 N型电极区的中间部分形成于该第二 N型井上，且该第二 N型电极区的外围部分形成于该P型井上。5.根据权利要求1所述的半导体结构，其特征在于，该半导体结构还包含: 第一 N型掺杂区，形成于该第一 N型电极区及该P型井之间，且该第一 N型掺杂区的掺杂浓度较第一 N型电极区的掺杂浓度低； 第二 N型掺杂区，形成于该第二 N型电极区及该P型井之间，且该第二 N型掺杂区的掺杂浓度较第二 N型电极区的掺杂浓度低。6.根据权利要求1所述的半导体结构，其特征在于，该金属环设置于该封环及该电源汇流排之间。7.根据权利要求6所述的半导体结构，其特征在于，该集成电路还包含金属层，设置于该封环、该金属环及该电源汇流排上方，用以耦接该封环及该电源汇流排。
【专利摘要】本发明公开了一种用于静电防护的半导体结构，其中，半导体结构设置于集成电路上，该集成电路包含设置于该集成电路的外围的封环，金属环设置于该封环的内侧，以及电源汇流排设置于该金属环的一侧，该半导体结构包含第一N型电极区，第二N型电极区，以及第一P型电极区。该第一N型电极区形成于P型井上相对应于该封环的位置，且耦接至该封环。该第二N型电极区形成于该P型井上相对应于该电源汇流排的位置，且耦接至该电源汇流排。该第一P型电极区形成于该P型井上相对应于该金属环的位置，且耦接至该金属环；通过上述方式，本发明的半导体结构节省集成电路的空间及改善集成电路的静电防护能力。
【IPC分类】H01L29/41, H01L23/60, H01L29/06
【公开号】CN105489641
【申请号】CN201410469877
【发明人】柯钧钟, 吴志伦, 林硕彦
【申请人】台湾类比科技股份有限公司
【公开日】2016年4月13日
【申请日】2014年9月15日