保护电路、电子装置及驱动保护电路的方法

保护电路、电子装置及驱动保护电路的方法
【专利摘要】本发明提供了即使在受保护电路的器件的耐受电压低的情况下也能够可靠地保护受保护电路的保护电路以及驱动该保护电路的方法。在所述保护电路中，所述第一钳位部包括第一器件，所述第一钳位用于当所述第一器件起动时保护预定区域的整个受保护电路。所述第二钳位部包括第二器件，所述第二钳位用于当所述第二器件起动时保护所述受保护电路的预定器件。通过连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的所述栅极，并使所述第二器件的所述栅极电压为所示预定点的电位，能够可靠地保护受保护电路。
【专利说明】保护电路、电子装置及驱动保护电路的方法

【技术领域】
[0001] 本发明涉及用于保护电路不受由外部静电引起的静电放电影响的保护电路。本发 明还涉及包括该保护电路的电子装置以及驱动该保护电路的方法。

【背景技术】
[0002] 嵌入在诸如大规模集成电路（Large Scale Integration, LSI)等半导体集成电路 中的配线变得越来越精细。半导体集成电路的驱动电压变得越来越低。总之，因此，保护嵌 入式电路（embedded circuit)不受浪涌电流（surge current)影响变得越来越重要。浪 涌电流出现在半导体集成电路中的电源线中。应当注意的是，在本说明书中，将要保护的嵌 入式电路称为"受保护电路"。
[0003] 静电放电（electro-static discharge, ESD)浪涌是出现在电源线中的已知的代 表性浪涌电流。将下列现象称为ESD浪涌。即，电源线外部的端子上的ESD使电源线的电 压突然增大。
[0004] 过去，保护电路（即，所谓的全局钳位（global clamp)和局部钳位（local clamp))是已知的。这类保护电路用于保护受保护电路不受ESD浪涌影响。全局钳位还被 称为主钳位。全局钳位提供下列技术。即，在电源线和地电位部之间设置保护电路。因此， 预定区域的整个电路得到保护。局部钳位还被称为次钳位。局部钳位提供下列技术。艮P， 局部钳位保护了预定的受保护电路。局部钳位对全局钳位起补充作用。
[0005] 例如，在包括全局钳位的电路中，当ESD浪涌流入电源线时，使用于构成全局钳位 的器件起动。然后，使浪涌电流流入至地电位侧。这里，浪涌电流的流动路径包括电阻。因 此，如果电流的量增大，那么在路径的两端之间出现电位差。如果电位差增大，受保护电路 的晶体管的栅极电位增大。因此，晶体管被损坏。
[0006] 为了不如上所述地损坏器件，设置了局部钳位。如果设置了局部钳位，例如，在受 保护电路的晶体管的栅极电位增大并到达预定电压或更大电压的情况下，使用于构成局部 钳位的器件起动。因此，可减小晶体管的栅极电位。
[0007] 日本专利申请特开号2008-98587披露了 M0S晶体管（场效应晶体管）起到局部 钳位的作用。
[0008] 顺便一提的是，在局部钳位是M0S晶体管的情况下，需要在受保护电路的M0S晶体 管的栅极氧化物膜被损坏之前使M0S晶体管动作，并使浪涌电流流动。即，作为局部钳位 的M0S晶体管的开始起动电压应当低于受保护电路的M0S晶体管的栅极氧化物膜的耐受电 压。
[0009] 同时，在半导体集成电路中，随着驱动电压变得更低且器件变得更小，M0S晶体管 的栅极氧化物膜变得更薄且耐受电压变得更低。此外，同样在需要使受保护电路更快地操 作的情况下，可使用具有更薄的栅极氧化物膜的M0S晶体管。如上所述，M0S晶体管的栅极 氧化物膜变得更薄。因此，难以使作为局部钳位的M0S晶体管的起始进行动作电压低于受 保护电路的M0S晶体管的栅极氧化物膜的耐受电压。鉴于此，越来越难以实现能够可靠地 保护受保护电路的局部钳位。


【发明内容】

[0010] 针对上述情况，期望提供一种即使在受保护电路的器件的耐受电压低的情况下也 能够可靠地保护受保护电路的保护电路。
[0011] 根据本发明的实施例，提供了一种保护电路，其包括：
[0012] 第一钳位部，其连接在第一线路和第二线路之间，电源电压被提供至所述第一线 路，所述第二线路为地电位，所述第一钳位部包括第一器件，所述第一器件用于在所述第一 器件的电压值超过预定电压值的情况下起动，所述第一钳位部用于当所述第一器件起动时 使在所述第一线路中流动的浪涌电流流向所述第二线路；
[0013] 第二钳位部，其包括第二器件，所述第二器件与受保护器件的栅极相连接，所述第 二钳位部用于当所述第二器件起动时使被提供至所述受保护器件的栅极的浪涌电流流向 所述第一线路和所述第二线路中的一者；及
[0014] 第三线路，其连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的 栅极，由此所述第二器件的栅极电压等于所述预定点的电位。
[0015] 根据本发明的实施例，提供了一种电子装置，其包括：
[0016] 受保护电路，其连接在第一线路和第二线路之间，电源电压被提供至所述第一线 路，且所述第二线路为地电位；
[0017] 第一钳位部，其连接在所述第一线路和所述第二线路之间，所述第一钳位部包括 第一器件，所述第一器件用于在所述第一器件的电压值超过预定电压值的情况下起动，所 述第一钳位部用于当所述第一器件起动时使在所述第一线路中流动的浪涌电流流向所述 第二线路；
[0018] 第二钳位部，其包括第二器件，所述第二器件与所述受保护器件的栅极相连接，所 述第二钳位部用于当所述第二器件起动时使被提供至所述受保护器件的栅极的浪涌电流 流向所述第一线路和所述第二线路中的一者；及
[0019] 第三线路，其连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的 栅极，由此所述第二器件的栅极电压等于所述预定点的电位。
[0020] 根据本发明的实施例，提供了一种驱动保护电路的方法，所述保护电路包括第一 钳位部和第二钳位部，所述第一钳位部包括第一器件，所述第一钳位部用于当所述第一器 件起动时保护预定区域的整个受保护电路，所述第二钳位部包括第二器件，所述第二钳位 部用于当所述第二器件起动时保护所述受保护电路的预定器件，所述方法包括：
[0021] 连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的栅极；以及
[0022] 使所述第二器件的栅极电压成为所述预定点的电位。
[0023] 根据本发明的实施例，浪涌电流流向作为电源电压的所述第一线路。在此情况下， 所述第一钳位部的所述第一器件起动。然后，浪涌电流从作为电源电压的所述第一线路流 向作为地电位的所述第二线路。当所述第一钳位部起动时，所述第一钳位部的预定点的电 位增大。所述第二钳位部的所述第二器件的所述栅极电压也通过所述第三线路增大。在所 述第二器件的所述栅极电压增大的状态下，所述第二器件有效地充当保护器件。
[0024] 根据本发明的实施例，当浪涌电流流动时，用于保护预定器件的保护器件的栅极 电压增大。所述保护器件为所谓的局部钳位。所述预定器件能够得到可靠地保护。在此情 况下，不需要设置专门的器件来增大所述栅极电压。所述栅极电压可借助于简单构造来增 大。
[0025] 如附图所示，根据下列本发明的最佳方式实施例的详细说明，本发明的这些和其 他目标、特征和优点将是更显而易见的。

【专利附图】

【附图说明】
[0026] 图1是本发明的第一实施例的电路图；
[0027] 图2示出了图1的示例的动作状态；
[0028] 图3示出了图1的示例的电压值的变化特性；
[0029] 图4是本发明的第一实施例（的变形例1)的电路图；
[0030] 图5是本发明的第一实施例（的变形例2)的电路图；
[0031] 图6是本发明的第一实施例（的变形例3)的电路图；
[0032] 图7是本发明的第二实施例的电路图；
[0033] 图8示出了图7的示例的动作状态；
[0034] 图9是本发明的第二实施例（的变形例1)的电路图；
[0035] 图10是本发明的第三实施例的电路图；
[0036] 图11A和11B示出了图10的示例的电压值的变化特性；及
[0037] 图12是本发明的第三实施例（的变形例1)的电路图。

【具体实施方式】
[0038] 在下文中，将按照下列顺序并参考附图对本发明的实施例进行说明。
[0039] 1.第一实施例
[0040] 1-1.电路构造（图1)
[0041] 1-2. ESD浪涌生成时的特性（图2和图3)
[0042] 1-3.变形例 1 (图 4)
[0043] 1-4.变形例 2 (图 5)
[0044] 1-5.变形例 3 (图 6)
[0045] 2.第二实施例
[0046] 2-1.电路构造（图7)
[0047] 2-2. ESD浪涌生成时的特性（图8)
[0048] 2-3.变形例 1 (图 9)
[0049] 3.第三实施例
[0050] 3-1.电路构造（图10)
[0051] 3-2. ESD浪涌生成时的行为（图10和图11)
[0052] 3-3.变形例 1 (图 12)
[0053] 4.其他变形例
[0054] 1.第一实施例
[0055] 1-1.电路构造
[0056] 图1是本发明的第一实施例的电路图。电子装置包括例如诸如LSI等内置半导体 器件。半导体器件包括图1的电路。该电路驱动电子装置。
[0057] 在图1的电路中，信号源11输出信号，并向连接点提供该信号。该连接点将两个 二极管D11和D12串联连接。包括这两个二极管D11和D12的串联电路连接在线路L1和 线路L2之间。线路L1为电源电压Vdd。线路L2为地电位GND。
[0058] 受保护电路12连接在作为电源电压Vdd的线路L1和作为地电位GND的线路L2 之间。在图1的示例中，受保护电路12是包括两个M0S晶体管Mil和M12的反相电路 (inverter circuit)。M0S晶体管Mil是P沟道M0S晶体管。M0S晶体管M12是N沟道M0S 晶体管。线路L1与M0S晶体管Mil的源极相连接。M0S晶体管Mil的漏极与M0S晶体管 M12的漏极相连接。M0S晶体管M12的源极与线路L2相连接。
[0059] 受保护电路12包括输出端子15。输出端子15从两个M0S晶体管Mil和M12之间 的连接点抽出。输出端子15输出信号。信号源11向受保护电路12提供信号。
[0060] M0S晶体管Mil的栅极与M0S晶体管M12的栅极相连接，并形成共连栅极 (commonly-connected gate)。该共接栅极与电阻R11相连接。电阻R11与二极管D11和 二极管D12之间的连接点相连接。
[0061] 上面已说明了下列构造。即，信号源11输出信号。受保护电路12(即，反相电路） 使该信号反转。输出端子15输出经反转的信号。此外，图1的构造包括局部钳位部13和全 局钳位部14。局部钳位部13和全局钳位部14用于保护受保护电路12的M0S晶体管Mil 和 M12。
[0062] 局部钳位部13连接在两个M0S晶体管Mil和M12的共接栅极与作为地电位GND 的线路L2之间。局部钳位部13包括作为保护器件的N沟道M0S晶体管M13。局部钳位部 13是用于保护受保护电路12的两个M0S晶体管Mil和M12的电路。
[0063] M0S晶体管M13的漏极与两个M0S晶体管Mil和M12的栅极相连接。此外，M0S晶 体管M13的源极与线路L2相连接。另外，M0S晶体管M13的栅极经由线路L3与全局钳位 部14 (稍后说明）侧相连接。
[0064] 此外，全局钳位部14连接在作为电源电压Vdd的线路L1和作为地电位GND的线 路L2之间。应当注意的是，电阻R12连接在受保护电路12侧的线路L1和全局钳位部14 侧的线路L1之间。电阻R13连接在受保护电路12侧的线路L2和全局钳位部14侧的线路 L2之间。
[0065] 在全局钳位部14中，在线路L1和线路L2之间连接有串联电路。在该串联电路中， 电阻R14 (即电压检测电路）与电容器C11串联连接。此外，电阻R14和电容器C11之间的 连接点与P沟道M0S晶体管M14和N沟道M0S晶体管M15的栅极相连接。第一极反相电路 包括P沟道M0S晶体管M14和N沟道M0S晶体管M15。S卩，线路L1与M0S晶体管M14的源 极相连接。M0S晶体管M14的漏极与M0S晶体管M15的漏极相连接。M0S晶体管M15的源 极与线路L2相连接。此外，这两个M0S晶体管M14和M15的漏极与P沟道M0S晶体管M16 和N沟道M0S晶体管M17的栅极相连接。第二极反相电路包括P沟道M0S晶体管M16和N 沟道M0S晶体管M17。
[0066] 此外，M0S晶体管M16和M17的漏极与P沟道M0S晶体管M18和N沟道M0S晶体 管M19的栅极相连接。这里，第二级反相电路包括M0S晶体管M16和M17。第三极反相电 路包括P沟道MOS晶体管M18和N沟道MOS晶体管M19。正如第一级反相电路的MOS晶体 管M14与线路L1相连接，第二级反相电路的M0S晶体管M16与线路L1相连接。正如第一 级反相电路的M0S晶体管M15与线路L2相连接，第二级反相电路的M0S晶体管M17与线路 L2相连接。正如第一级反相电路的M0S晶体管M14与线路L1相连接，第三级反相电路的 M0S晶体管M18与线路L1相连接。正如第一级反相电路的M0S晶体管M15与线路L2相连 接，第三级反相电路的M0S晶体管M19与线路L2相连接。
[0067] 此外，第三级反相电路的M0S晶体管M18和M19的漏极与N沟道M0S晶体管M20 的栅极相连接。全局钳位部14包括作为保护器件的N沟道M0S晶体管M20。
[0068] N沟道M0S晶体管M20的漏极与线路L1相连接。N沟道M0S晶体管M20的源极与 线路L2相连接。此外，M0S晶体管M20的栅极与电阻R15相连接。电阻R15与线路L2相 连接。另外，M0S晶体管M20的栅极还与线路L3相连接。线路L3与局部钳位部13的M0S 晶体管M13的栅极相连接。
[0069] 1-2. ESD浪涌生成时的特性
[0070] 接下来，将参考图2和图3对图1的浪涌电流被提供至电源时的电路的特性进行 说明。
[0071] 图2通过参考路径S11?S14示出了在使ESD浪涌信号在图1的电路的全局钳位 部14和局部钳位部13中流动的状态。
[0072] ESD浪涌被提供至作为电源电压Vdd的线路L1。接着，线路L1的电压增大。在此 情况下，电压的增大被传输至全局钳位部14。然后，全局钳位部14的M0S晶体管（即保护器 件）M20起动。
[0073] S卩，ESD浪涌被传输至全局钳位部14。为此，全局钳位部14的电阻R14和电容器 C11之间的连接点的电位增大。第一级反相电路的M0S晶体管M14和M15起动。此后，第二 级反相电路起动，然后第三级反相电路起动。此外，当第三级反相电路起动时，M0S晶体管 M20的栅极电压增大，且M0S晶体管M20起动。当M0S晶体管M20起动时，被提供至线路L1 的ESD浪涌流向线路L2侧，即地电位部。
[0074] 在图2在，路径S11示出了当全局钳位部14的M0S晶体管M20起动时ESD浪涌流 动的路径。应当注意的是，如图1所示，多级（三级等）反相电路彼此连接。为此，M0S晶体 管M20 (即保护器件）适当地起动。应当注意的是，全局钳位部14可仅包括单级反相电路。
[0075] 如上所述，当全局钳位部14起动时，整个电路得到保护。此外，在EDS浪涌生成时， 受保护电路12的M0S晶体管Mil和M12的栅极电压VI也增大。
[0076] 当栅极电压VI增大时，局部钳位部13的M0S晶体管M13开始双极操作（bipolar operation)。MOS晶体管M13的电阻变低。因此，如图2所示，电流沿路径S12流动。在路 径S12中，电流从信号源11经由M0S晶体管M13流向作为地电位部GND的线路L2。
[0077] 这里，在图1的构造中，线路L3连接全局钳位部14的第三级反相电路的输出部和 局部钳位部13的M0S晶体管M13的栅极。为此，在EDS浪涌生成时，局部钳位部13可靠地 起动。即，ESD浪涌被提供至全局钳位部14。第三级反相电路的输出电位增大。如图2的 路径S13所示，第三级反相电路的输出电位被传输至M0S晶体管M20的栅极。M0S晶体管 M20的栅极电位增加。于是，M0S晶体管M20的沟道打开，浪涌电流因而流动，且全局钳位部 14起动。此外，如路径S14所示，M0S晶体管M20的栅极电位被传输至M0S晶体管M13的栅 极。应当注意的是，路线L3连接MOS晶体管M20的栅极和MOS晶体管M13的栅极。作为响 应，M0S晶体管M13的栅极电压增大。
[0078] 如上所述，在EDS浪涌生成时，M0S晶体管M13的栅极电压增大。因此，当局部钳 位部13的M0S晶体管M13开始双极操作时，漏极电位可能减小。为此，如图2的路径S12 所示，在EDS浪涌生成时，ESD浪涌从信号源11侧经由M0S晶体管M13流向作为地电位GND 的线路L2侧。因为M0S晶体管Ml3起动，所以受保护电路12的M0S晶体管Ml 1和Ml2可 得到可靠的保护。
[0079] 图3示出了 EDS浪涌生成时的受保护电路12的M0S晶体管Mil和M12的栅极电 压VI的变化的示例。在图13中，纵轴表示电压值，且横轴表示时间。
[0080] 图3示出了电压V的变化特性。在电压到达约4V时（ta)，全局钳位部14的M0S 晶体管M20的沟道打开。电压临时地稍微减小。这里，在ESD浪涌放电不充足的情况下，电 压VI然后再次逐渐增大。在电压到达约5V时（tb)，局部钳位部13的M0S晶体管M13开始 双极操作。电压V因而停止增大。
[0081] 这里，假定路线13不连接局部钳位部13的M0S晶体管M13的栅极和全局钳位部 14侧。在此情况下，M0S晶体管M13开启的时间可能位于时间tb之后。如果M0S晶体管 M13开启的时间位于时间tb之后，那么局部钳位部13可能不保护受保护电路12的器件。 然而，图1的电路构造没有这类麻烦。
[0082] 1-3.变形例 1
[0083] 图4示出了图1的电路构造的变形例1。
[0084] 在图4的示例中，线路L3连接M0S晶体管M14和M15的漏极与局部钳位部13的 M0S晶体管M13的栅极。这里，M0S晶体管M14和M15的漏极是全局钳位部14的第一级反 相电路的输出部。
[0085] 除了上述构造之外，图4的电路类似于图1的电路。
[0086] 图4的构造类似于图1的示例。即，在EDS浪涌生成时，局部钳位部13的M0S晶体 管M13的栅极电压可增大。此外，M0S晶体管M13可顺利地起动，并可保护受保护电路12。
[0087] 1-4.变形例 2
[0088] 图5示出了图1的电路构造的变形例2。
[0089] 图5示出了下列示例。即，线路L1为地电位GND。线路L2为-Vdd。局部钳位部 13'位于作为地电位GND的线路L1与M0S晶体管Mil和M12的栅极之间。
[0090] gp，图1示出了下列示例。gp，局部钳位部13位于M0S晶体管Mil和M12的栅极 与线路L2之间。相反，在图5中，P沟道M0S晶体管M13'（S卩，局部钳位部13'）位于M0S 晶体管Mil和M12的栅极与线路L1之间。
[0091] 具体地，M0S晶体管M13'的连接如下。即，M0S晶体管M13'的源极与线路L1相 连接。M0S晶体管M13'的漏极与M0S晶体管Mil和M12的栅极相连接。此外，M0S晶体管 M13'的栅极与线路L3'相连接。线路L3'与M0S晶体管M20的栅极相连接。这里，M0S晶体 管M20的栅极是全局钳位部14的第三级反相电路的输出部。如图4的示例所示，线路L3' 可连接M0S晶体管M13'的栅极和另一反相电路的输出部。
[0092] 同样，在图5的构造中，在EDS浪涌生成时，局部钳位部13'的M0S晶体管M13'的 栅极电压可增大。M0S晶体管M13'可因而顺利地起动。
[0093] 在图5的构造中，在EDS浪涌生成时，被提供至M0S晶体管Mil和M12的栅极的电 压从M0S晶体管M13'流向线路L1。此外，电压从线路L1经由全局钳位部14流向地电位部 GND侦彳。因此，受保护电路12的M0S晶体管Ml 1和M12可得到保护。
[0094] 1-5.变形例 3
[0095] 图6示出了图1的电路构造的变形例3。
[0096] 图6的示例既包括图1的局部钳位部13又包括图5的局部钳位部13'。即，局部 钳位部13的M0S晶体管M13连接在M0S晶体管Mil和M12的栅极与作为地电位GND的线 路L2之间。此外，局部钳位部13'的M0S晶体管M13'连接在M0S晶体管Mil和M12的栅 极与作为电源电压Vdd的线路L1之间。
[0097] 另外，线路L3连接局部钳位部13的M0S晶体管M13的栅极和全局钳位部14的 M0S晶体管M20的栅极。线路L3'连接局部钳位部13'的M0S晶体管M13'的栅极和全局钳 位部14的M0S晶体管M20的栅极。
[0098] 图6的示例包括两个局部钳位部13和13'。因此，图6的示例能够更可靠地保护 受保护电路12的器件。
[0099] 2.第二实施例
[0100] 2-L电路构造
[0101] 接下来，将参考图7?图9对本发明的第二实施例进行说明。
[0102] 图7是第二实施例的电路图。图7的电路被嵌入到例如诸如LSI等半导体器件中。
[0103] 图7的电路的全局钳位部的构造不同于第一实施例的电路的全局钳位部的构造。 艮P，如图7所示，全局钳位部21位于作为电源电压Vdd的线路L1和作为地电位GND的线路 L2之间。全局钳位部21包括晶闸管（thyristor) SR11。
[0104] 晶闸管SR11的阳极与电阻R21相连接。电阻R21与线路L1相连接。此外，晶闸 管SR11的阴极与作为地电位GND的线路L2相连接。此外，晶闸管SR11的栅极与线路L1 相连接。
[0105] 此外，在电阻R21和晶闸管SR11之间的连接点与作为地电位GND的线路L2之间 连接有串联电路。该串联电路包括一个电阻R22以及三个二极管D21、D22和D23。
[0106] 另外，二极管D22和二极管D23之间的连接点与线路L3相连接。线路L3与局部 钳位部13的M0S晶体管M13的栅极相连接。局部钳位部13的构造类似于图1的局部钳位 部13的构造。受保护电路12的构造类似于图1的受保护电路12的构造。
[0107] 2-2. EDS浪涌生成时的特性
[0108] 图8参照信号路径S21?S23示出了 EDS浪涌生成时的ESD浪涌在图7的示例的 电路的全局钳位部21和局部钳位部13中流动的状态。
[0109] ESD浪涌被提供至作为电源电压Vdd的线路L1。因此，线路L1的电压增大。此时， 增大的电压被传输至全局钳位部21。全局钳位部21的晶闸管SR11 (即，保护器件）导通。 当晶闸管SR11导通时，被提供至线路L1的ESD浪涌流向作为地电位部的线路L2侦L
[0110] 在图8中，路径S21示出了下列路径。即，全局钳位部21的晶闸管SR11起动，且 使ESD浪涌流动。
[0111] 如上所述，全局钳位部21起动。因此，整个电路得到保护。此外，在EDS浪涌生成 时，受保护电路12的M0S晶体管Mil和M12的栅极电压VI也增大。
[0112] 当栅极电压VI增大时，局部钳位部13的M0S晶体管M13导通。如图8所示，当 M0S晶体管M13导通时，信号沿路径S23流动。在路径S23中，信号从信号源11经由M0S晶 体管M13流向作为地电位部GND的线路L2。
[0113] 这里，在图7或图8的构造中，线路3连接全局钳位部21的二极管D22的输出部 和局部钳位部13的M0S晶体管M13的栅极。因此，在EDS浪涌生成时，局部钳位部13可靠 地起动。即，ESD浪涌被提供至全局钳位部21。二极管D22的输出电位因而增大。作为响 应，M0S晶体管M13的栅极电压增大。这里，线路L3连接二极管D22和M0S晶体管M13。
[0114] 如上所述，在EDS浪涌生成时，M0S晶体管M13的栅极电压增大。为此，当局部钳 位部13的M0S晶体管M13开始双极操作时，漏极的电位可下降。因此，如图8的路径S23 所示，在EDS浪涌生成时，ESD浪涌从信号源11侧经由M0S晶体管M13流向作为地电位GND 的线路L2侧。因为M0S晶体管M13起动，所以受保护电路12的M0S晶体管Mil和M12能 够得到可靠地保护。
[0115] 2-3.变形例 1
[0116] 图9示出了图7的电路构造的变形例1。
[0117] 图9示出了下列示例。即，路线L3连接二极管D21的输出部和M0S晶体管M13的 栅极。这里，三个二极管D21、D22和D23在全局钳位部21中串联连接。
[0118] 如上所述，从串联连接的三个二极管D21、D22和D23中选择一个与线路L3连接的 二极管。因此，可设计M0S晶体管M13的在EDS浪涌生成时的栅极电压。以此方式选择将 被连接的器件。因此，在EDS浪涌生成时的特性可更加可靠。
[0119] 3.第三实施例
[0120] 3-1.电路构造
[0121] 接下来，参考图10?图12,对本发明的第三实施例进行说明。
[0122] 图10是第三实施例的电路图。图10的电路被嵌入到例如诸如LSI等半导体器件 中。
[0123] 在图10的示例中，电路包括发送方受保护电路112和接收方受保护电路114。发 送方受保护电路112发送从信号源111提供的信号。从发送方受保护电路112发送的信号 被输入到接收方受保护电路114中。此外，为发送方受保护电路112设置发送方全局钳位 部113。为接收方受保护电路114设置接收方全局钳位部116。
[0124] S卩，发送方受保护电路112发送从信号源111提供的信号。发送方受保护电路112 是包括M0S晶体管M38和M39的反相电路。发送方全局钳位部113保护该反相电路。
[0125] P沟道M0S晶体管M38的源极与作为电源电压Vddl的线路L11相连接。M0S晶体 管M38的漏极与N沟道M0S晶体管M39的漏极相连接。M0S晶体管M39的源极与作为地电 位GND1的线路L12相连接。
[0126] 将对发送方全局钳位部113进行说明。在线路L11和线路L12之间连接有串联电 路。串联电路包括电阻R31和电容器C31。此外，电阻R31和电容器C31之间的连接点与 M0S晶体管M31和M32的栅极相连接。这里，第一级反相电路包括M0S晶体管M31和M32。 此外，第一级反相电路的M0S晶体管M31和M32的漏极与第二级反相电路的M0S晶体管M33 和M34的栅极相连接。此外，第二级反相电路的M0S晶体管M33和M34的漏极与第三级反相 电路的M0S晶体管M35和M36的栅极相连接。第一级反相电路的M0S晶体管M31的源极、 第二级反相电路的MOS晶体管M33的源极和第三级反相电路的MOS晶体管M35的源极与线 路L11相连接。第一级反相电路的M0S晶体管M32的源极、第二级反相电路的M0S晶体管 M34的源极和第三级反相电路的M0S晶体管M36的源极与线路L12相连接。
[0127] 此外，第三级反相电路的M0S晶体管M36和M37的漏极与作为保护电路的N沟道 M0S晶体管M37的栅极相连接。
[0128] M0S晶体管M37的漏极与线路L11相连接。M0S晶体管M37的源极与线路L12相 连接。此外，M0S晶体管M37的栅极与电阻R32相连接。电阻R32与线路L12相连接。当 M0S晶体管M37导通时，被提供至线路L11的ESD浪涌流向作为地电位部的线路L12侧。因 此，发送方受保护电路112的器件得到保护。
[0129] 另外，发送方受保护电路112的M0S晶体管M38和M39的漏极与电阻R33相连接。 电阻R33与接收方受保护电路114的M0S晶体管M41和M42的栅极相连接。P沟道M0S晶 体管M41和N沟道M0S晶体管M42形成反相电路。即，P沟道M0S晶体管M41的源极与作 为电源电压Vdd2的线路L13相连接。M0S晶体管M41的漏极与N沟道M0S晶体管M42的漏 极相连接。此外，M0S晶体管M42的源极与作为地电位GND2的线路L14相连接。端子115 与M0S晶体管M41和M42的漏极相连接。端子115输出被输入到接收方受保护电路114中 的信号。
[0130] 应当注意的是，电阻R34和R35在线路L12的发送方受保护电路112和接收方受 保护电路114之间串联连接。此外，接收方的电源电压Vdd2的电源不同于发送方的电源电 压Vddl的电源。
[0131] 接收方受保护电路114与接收方全局钳位部116相连接，并与接收方局部钳位部 117相连接。接收方全局钳位部116与电阻R36相连接，且电阻R36与作为电源电压Vdd2 的线路L13相连接。接收方全局钳位部116与电阻R37相连接，且电阻R37与作为地电位 GND2的线路L14相连接。图10省略了接收方全局钳位部116的电路构造。
[0132] 接收方局部钳位部117包括晶闸管SR21 (S卩，保护器件)。晶闸管SR21的阳极与 M0S晶体管M41和M42的栅极相连接。晶闸管SR21的阴极与作为电源电压Vdd2的线路L13 相连接。
[0133] 此外，晶闸管SR21的栅极与线路L15相连接。线路L15与发送方全局钳位部113 的M0S晶体管M37的栅极相连接。
[0134] 3-2. EDS浪涌生成时的特性
[0135] 接下来，将对图10的电路在EDS浪涌生成时的特性进行说明。
[0136] 在图10中，ESD浪涌沿信号路径S31?S33流动。
[0137] ESD浪涌被提供至作为电源电压Vddl的线路L11。线路L11的电压增大。此时， 增大的电压被传输至发送方全局钳位部113。发送方全局钳位部113的M0S晶体管M37导 通。这里，M0S晶体管M37是保护器件。
[0138] 如路径S31所示，当M0S晶体管M37起动时，被提供至线路L11的浪涌电压经由导 通的M0S晶体管M37流向作为地电位GND1的线路L12侧。发送方受保护电路112因而得 到保护。
[0139] 此外，在M0S晶体管M37导通的状态下，M0S晶体管M37的栅极电压增大。如路径 S32所示，M0S晶体管M37的栅极电压经由线路L15被传输至晶闸管SR21的栅极。因此，接 收方局部钳位部117起动。浪涌电压沿路径S33流动。在路径S33中，浪涌电压从接收方 受保护电路114的MOS晶体管M41和M42的栅极流向作为电源电压Vdd2的线路L13。此 夕卜，接收方全局钳位部116起动。因此，从晶闸管SR21流向线路L13的浪涌电压流向地电 位GND2侧。
[0140] 如上所述，由ESD浪涌引起的增大的电压从发送方受保护电路112被传输至接收 方受保护电路114。同样，在此情况下，接收方局部钳位部117保护接收方受保护电路114。 接收方受保护电路114得到可靠地保护。即，接收方局部钳位部117的晶闸管SR21 (S卩，保 护器件）的栅极与线路L15相连接。线路L15与发送方全局钳位部113的保护器件的栅极 相连接。为此，在EDS浪涌生成时，晶闸管SR21迅速地起动。因此，在EDS浪涌生成时，晶 闸管SR21在没有任何延迟的情况下起动。受保护器件得到可靠地保护。
[0141] 图11A示出了在正常情况下图10的电路的各部件的电压值和电流值的变化的示 例的特性。图11B示出了在EDS浪涌生成时图10的电路的各部件的电压值和电流值的变 化的示例的特性。在图11A和11B中，电压VII表示线路L11的电压。电压V12表示接收 方受保护电路114的M0S晶体管M41和M42的栅极的电压。此外，电流All表示在电阻R36 流动的电流。
[0142] 图11A示出了电压等于或小于约2V的正常情况。如图11A所示，在正常情况下， 当线路L11的电压VII增大时，作为响应，M0S晶体管M41和M42的栅极电压V12也增大。 在正常情况下，保护电路不起动。因此，在电阻R36中流动的电流All为0A。
[0143] 另外，如图11B所示，线路L11的电压VII超过3V。此时，发送方全局钳位部113 起动，并抑制线路L11的电压VII的增大。此外，接收方局部钳位部117也起动。M0S晶体 管M41和M42的栅极电压V12减小。接收方局部钳位部117保护M0S晶体管M41和M42。 如图11B，当接收方局部钳位部117保护M0S晶体管M41和M42时，电流All在电阻R36中 流动。
[0144] 3-3.变形例 1
[0145] 图12示出了图10的电路构造的变形例1。
[0146] 在图12的构造中，发送方全局钳位部121包括晶闸管SR22。
[0147] S卩，如图12所示，发送方全局钳位部121位于作为电源电压Vddl的线路L11和作 为地电位GND1的线路L12之间。发送方全局钳位部121包括晶闸管SR22。
[0148] 晶闸管SR22的阳极与电阻R41相连接。电阻R41与线路L11相连接。此外，晶闸 管SR22的阴极与作为地电位GND1的线路L12相连接。此外，晶闸管SR22的栅极与线路 L11相连接。
[0149] 此外，在电阻R41和晶闸管SR22之间的连接点与作为地电位GND1的线路L12之 间连接有串联电路。该串联电路包括一个电阻R42和三个二极管D41、D42和D43。
[0150] 此外，二极管D42和二极管D43之间的连接点与线路L15'相连接。线路L15'与 接收方局部钳位部117的晶闸管SR21的栅极相连接。除了上述构造之外，图12的构造类 似于图10的构造。
[0151] 如图12所示，发送方全局钳位部121包括晶闸管（S卩，保护器件）。同样，在此情 况下，在EDS浪涌生成时，发送方全局钳位部121的电压被传输至接收方局部钳位部117的 晶闸管SR21的栅极。因此，与图10的示例类似，在EDS浪涌生成时，晶闸管SR21在没有任 何延迟的情况下起动。受保护器件得到可靠地保护。
[0152] 应当注意的是，图12可包括线路L14"。即，二极管D41和二极管D42之间的连接 点可与线路L14"相连接。线路L14"可与接收方局部钳位部117的晶闸管SR21的栅极相 连接。
[0153] 4.其他变形例
[0154] 上述实施例的电路图是优选示例。可以构造与附图所示的电路图不同的电路，只 要这些电路落入本发明的范围。
[0155] S卩，可采用其他连接构造，这要这些连接结构具有如下构造。即，局部钳位部的保 护器件的栅极可与具有在该局部钳位部起动时增大的电压的点相连接。在EDS浪涌生成 时，该局部钳位部的保护器件可靠地起动。
[0156] 此外，与图10的示例类似，独立电路（例如，发送方/接收方全局钳位部和发送方 /接收方局部钳位部）可彼此连接。或者，用于使全局钳位部起动的电源可不同于用于使驱 动局部钳位部起动的电源。
[0157] 应当注意的是，本发明可采用下列构造。
[0158] (1) 一种保护电路，其包括：
[0159] 第一钳位部，其连接在第一线路和第二线路之间，电源电压被提供至所述第一线 路，所述第二线路为地电位，所述第一钳位部包括第一器件，所述第一器件用于在所述第一 器件的电压值超过预定电压值的情况下起动，所述第一钳位部用于当所述第一器件起动时 使在所述第一线路中流动的浪涌电流流向所述第二线路；
[0160] 第二钳位部，其包括第二器件，所述第二器件与受保护器件的栅极相连接，所述第 二钳位部用于当所述第二器件起动时使被提供至所述受保护器件的栅极的浪涌电流流向 所述第一线路和所述第二线路中的一者；及
[0161] 第三线路，其连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的 栅极，由此所述第二器件的栅极电压等于所述预定点的电位。
[0162] (2)如⑴所述的保护电路，其中，所述第一钳位部包括：
[0163] 检测电路，其连接在所述第一线路和所述第二线路之间，所述检测电路用于检测 被输入到所述第一线路中的电压；及
[0164] 多级反相电路，它们连接在所述第一线路和所述第二线路之间，所述多级反相电 路用于在所述检测电路检测到所述预定电压值的情况下起动，
[0165] 其中，所述第一钳位部用于通过所述多级反相电路之中的末级反相电路的输出来 使所述第一器件起动，且
[0166] 所述第三线路连接所述多级反相电路之中的任一级反相电路的输出部和所述第 二钳位部的所述第二器件的栅极。
[0167] (3)如（2)所述的保护电路，其中，所述第三线路连接所述多级反相电路之中的所 述末级反相电路的输出部和所述第二钳位部的所述第二器件的栅极。
[0168] (4)如⑵或⑶所述的保护电路，其中，所述第二钳位部包括一个钳位部和另一 个钳位部，所述一个钳位部连接在所述第一线路和所述受保护器件的栅极之间，而所述另 一个钳位部连接在所述第二线路和所述受保护器件的栅极之间。
[0169] (5)如⑴所述的保护电路，其中，所述第一钳位部包括：
[0170] 晶闸管，其连接在所述第一线路和所述第二线路之间，所述晶闸管通过被提供至 所述第一线路的信号电压起动，所述晶闸管用于使在所述第一线路中流动的浪涌电流流向 所述第二线路；以及
[0171] 多级二极管，所述多级二极管和电阻在所述第一线路和所述第二线路之间彼此串 联连接，
[0172] 其中，所述第三线路连接所述多级二极管的中间点和所述第二钳位部的所述第二 器件的栅极，所述多级二极管彼此串联连接。
[0173] (6)如⑴?（5)中任一项所述的保护电路，其中，用于向与所述第一钳位部相连 接的所述第一线路供电的电源不同于用于向与所述第二钳位部相连接的所述第一线路供 电的电源。
[0174] (7)如⑴?（3)中任一项所述的保护电路，其中，
[0175] 所述第二钳位部是连接在所述受保护器件的栅极和所述第一线路之间的晶闸管， 且
[0176] 所述第三线路连接所述第一钳位部的预定点和所述晶闸管的栅极。
[0177] (8)如（1)?（7)中任一项所述的保护电路，其中，所述受保护器件是用于构成反 相电路的M0S晶体管。
[0178] (9) -种电子装置，其包括：
[0179] 受保护电路，其连接在第一线路和第二线路之间，电源电压被提供至所述第一线 路，所述第二线路为地电位；
[0180] 第一钳位部，其连接在所述第一线路和所述第二线路之间，所述第一钳位部包括 第一器件，所述第一器件用于在所述第一器件的电压值超过预定电压值的情况下起动，所 述第一钳位部用于当所述第一器件起动时使在所述第一线路中流动的浪涌电流流向所述 第二线路；
[0181] 第二钳位部，其包括第二器件，所述第二器件与所述受保护器件的栅极相连接，所 述第二钳位部用于当所述第二器件起动时使被提供至所述受保护器件的栅极的浪涌电流 流向所述第一线路和所述第二线路中的一者；及
[0182] 第三线路，其连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的 栅极，由此所述第二器件的栅极电压等于所述预定点的电位。
[0183] (10) -种驱动保护电路的方法，所述保护电路包括第一钳位部和第二钳位部，所 述第一钳位部包括第一器件，所述第一钳位用于当所述第一器件起动时保护预定区域的整 个受保护电路，所述第二钳位部包括第二器件，所述第二钳位用于当所述第二器件起动时 保护所述受保护电路的预定器件，所述方法包括：
[0184] 连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的栅极；以及
[0185] 使所述第二器件的栅极电压成为所述预定点的电位。
[0186] 本申请包含与2013年4月1日向日本专利局提交的日本优先权专利申请 JP2013-075998所公开的内容相关的主题，在此将该日本优先权申请的全部内容以引用的 方式并入本文。
[0187] 本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利 要求或其等同物的范围内，进行不同的修改、组合、次组合及变形。
【权利要求】
1. 一种保护电路，其包括： 第一钳位部，其连接在第一线路和第二线路之间，电源电压被提供至所述第一线路，所 述第二线路为地电位，所述第一钳位部包括第一器件，所述第一器件用于在所述第一器件 的电压值超过预定电压值的情况下起动，所述第一钳位部用于当所述第一器件起动时使在 所述第一线路中流动的浪涌电流流向所述第二线路； 第二钳位部，其包括第二器件，所述第二器件与受保护器件的栅极相连接，所述第二钳 位部用于当所述第二器件起动时使被提供至所述受保护器件的栅极的浪涌电流流向所述 第一线路和所述第二线路中的一者；及 第三线路，其连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的栅 极，由此所述第二器件的栅极电压等于所述预定点的电位。
2. 如权利要求1所述的保护电路，其中，所述第一钳位部包括： 检测电路，其连接在所述第一线路和所述第二线路之间，所述检测电路用于检测被输 入到所述第一线路中的电压；及 多级反相电路，它们连接在所述第一线路和所述第二线路之间，所述多级反相电路用 于在所述检测电路检测到所述预定电压值的情况下起动， 其中，所述第一钳位部用于通过所述多级反相电路之中的末级反相电路的输出来使所 述第一器件起动，且 所述第三线路连接所述多级反相电路之中的任一级反相电路的输出部和所述第二钳 位部的所述第二器件的栅极。
3. 如权利要求2所述的保护电路，其中，所述第三线路连接所述多级反相电路之中的 所述末级反相电路的输出部和所述第二钳位部的所述第二器件的栅极。
4. 如权利要求2所述的保护电路，其中，所述第二钳位部包括一个钳位部和另一个钳 位部，所述一个钳位部连接在所述第一线路和所述受保护器件的栅极之间，而所述另一个 钳位部连接在所述第二线路和所述受保护器件的栅极之间。
5. 如权利要求1所述的保护电路，其中，所述第一钳位部包括： 晶闸管，其连接在所述第一线路和所述第二线路之间，所述晶闸管通过被提供至所述 第一线路的信号电压起动，所述晶闸管用于使在所述第一线路中流动的浪涌电流流向所述 第二线路；以及 多级二极管，所述多级二极管和电阻在所述第一线路和所述第二线路之间彼此串联连 接， 其中，所述第三线路连接所述多级二极管的中间点和所述第二钳位部的所述第二器件 的栅极，所述多级二极管彼此串联连接。
6. 如权利要求1所述的保护电路，其中，用于向与所述第一钳位部相连接的所述第一 线路供电的电源不同于用于向与所述第二钳位部相连接的所述第一线路供电的电源。
7. 如权利要求1-6中任一项所述的保护电路，其中， 所述第二钳位部是连接在所述受保护器件的栅极和所述第一线路之间的晶闸管，且 所述第三线路连接所述第一钳位部的预定点和所述晶闸管的栅极。
8. 如权利要求1-6中任一项所述的保护电路，其中，所述受保护器件是用于构成反相 电路的MOS晶体管。
9. 一种电子装置，其包括： 如权利要求1-8中任一项所述的保护电路；以及 受保护电路，其连接在所述第一线路和所述第二线路之间，并受到所述保护电路的保 护。
10. -种用于驱动保护电路的方法，所述保护电路包括第一钳位部和第二钳位部，所述 第一钳位部包括第一器件，所述第一钳位部用于当所述第一器件起动时保护预定区域的整 个受保护电路，所述第二钳位部包括第二器件，所述第二钳位部用于当所述第二器件起动 时保护所述受保护电路的预定器件，所述方法包括： 连接所述第一钳位部的预定点和所述第二钳位部的所述第二器件的栅极；以及 使所述第二器件的栅极电压成为所述预定点的电位。
【文档编号】H02H9/02GK104104071SQ201410114326
【公开日】2014年10月15日 申请日期:2014年3月25日 优先权日:2013年4月1日
【发明者】巽孝明 申请人:索尼公司