一种驱动功率晶体管的系统和方法与流程

本发明涉及电路领域，更具体地涉及驱动功率晶体管的系统和方法。

背景技术：

近年来，随着电子产业和集成电路的快速发展，各国对电子产品能耗的要求越来越高。在小功率电源转换器领域，双极型功率晶体管(bipolar power transistor，本文简称为功率晶体管)以良好的开关特性和低廉的价格等优势得以广泛使用。为了满足能耗标准，期望降低用于功率晶体管的驱动电路的损耗，提高该驱动电路的效率。

在现有的用于功率晶体管的驱动电路中，不管输入电压高低，都采用固定的驱动电流来驱动功率晶体管。这样，很容易出现以下情况：当输入电压低时，由于导通时间长，功率晶体管的输入电荷过多，功率晶体管很容易进入深度饱和的工作状态，从而导致功率晶体管的关断速度慢，关断损耗上升；当输入电压高时，由于导通时间短，功率晶体管的输入电荷不足，功率晶体管未进入饱和的工作状态，从而导致功率晶体管的导通损耗上升。在上述两种情况下，用于功率晶体管的驱动电路的能耗都比较高。

技术实现要素：

鉴于以上所述的问题，本发明提供了一种新颖的驱动功率晶体管的系统和方法。

根据本公开的一个方面，提供了一种驱动功率晶体管的系统，包括：比例转换电路，被配置为基于第一控制信号，利用第一转换比例或第二转换比例对表征流过功率晶体管的电流的第一表征信号进行转换，生成第二表征信号；以及开关驱动电路，被配置为基于第二控制信号、第三控制信号、以及第二表征信号，生成控制功率晶体管的导通与截止的驱动信号， 其中比例转换电路在第一控制信号处于高电平时利用第一转换比例对第一表征信号进行转换，并且在第一控制信号处于低电平时利用第二转换比例对第一表征信号进行转换，开关驱动电路在第二控制信号处于高电平且第三控制信号处于低电平的第一时段内将第一预定信号作为驱动信号，在第二控制信号处于高电平且第三控制信号处于低电平的第二时段内将第二表征信号作为驱动信号，并且在第二控制信号和第三控制信号均处于高电平时将第二预定信号作为驱动信号。

根据本公开的另一方面，提供了一种驱动功率晶体管的方法，包括：基于第一控制信号，利用第一转换比例或第二转换比例对表征流过功率晶体管的电流的第一表征信号进行转换，生成第二表征信号；以及基于第二控制信号、第三控制信号、以及第二表征信号，生成控制功率晶体管的导通与截止的驱动信号，其中在第一控制信号处于高电平时利用第一转换比例对第一表征信号进行转换，并且在第一控制信号处于低电平时利用第二转换比例对第一表征信号进行转换，在第二控制信号处于高电平且第三控制信号处于低电平的第一时段内将第一预定信号作为驱动信号，在第二控制信号处于高电平且第三控制信号处于低电平的第二时段内将第二表征信号作为驱动信号，并且在第二控制信号和第三控制信号均处于高电平时将第二预定信号作为驱动信号。

根据本申请实施例的基于导通时间控制驱动功率晶体管的系统和方法提供了一种以较低功率损耗来驱动功率晶体管的途径。取决于实施例，还可以获得一个或多个益处。参考下面的详细描述和附图可以全面地理解本发明的这些益处以及各个另外的目的、特征和优点。

附图说明

下面，将结合附图对本发明的示例性实施例的特征、优点和技术效果进行描述，附图中相似的附图标记表示相似的元件，其中：

图1是示出了根据本公开的实施例的、基于导通时间控制驱动功率晶体管的系统的框图。

图2是示出了根据本公开的实施例的、基于导通时间控制驱动功率晶 体管的方法的流程图。

图3是示出了根据本公开的实施例的、示出基于导通时间控制驱动功率晶体管的方法中各信号与功率晶体管的基极电流的时序关系的简化时序图。

图4是示出了根据本公开的实施例的、示出基于导通时间控制驱动功率晶体管的方法中各信号与功率晶体管的基极电流的另一时序关系的简化时序图。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。本发明决不限于下面所提出的任何具体配置和算法，而是在不脱离本发明的精神的前提下覆盖了元素、部件和算法的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本发明造成不必要的模糊。

图1是示出根据本发明实施例的驱动功率晶体管的系统的框图。如图1所示，驱动功率晶体管的系统100包括开关驱动电路102、采样电压K1/K2比例转换电路104，并且还可选的包括脉冲生成电路101、偏置电流电路103、固定导通时间生成电路105。此外，系统还可以包括变压器的原边绕组电感106、功率晶体管107、以及采样电阻108。

在一个示例中，功率晶体管107是双极结型晶体管。在另一示例中，功率晶体管107是场效应晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET))。在又另一示例中，功率晶体管107是绝缘栅双极晶体管(IGBT)。在各种示例中，偏置电路往往有若干元件，其中偏置电阻Re的电阻值可以由本领域技术人员根据需要设置。

如图1所示，脉冲生成电路101与开关驱动电路102、偏置电流电路103、K1/K2比例转换电路104、以及功率晶体管107的基极相耦接。开关 驱动电路102与脉冲生成电路101、偏置电流电路103、K1/K2比例转换电路104相耦接。偏置电流电路103与脉冲生成电路101、开关驱动电路102相耦接。K1/K2比例转换电路104与脉冲生成电路101、开关驱动电路102、固定导通时间生成电路105、以及采样电阻108相耦接。原边绕组电感106的一端相耦接与功率晶体管107的集电极相耦接，另一端接开关电源的输入电压V_IN。功率晶体管107的基极与脉冲生成电路101相耦接，集电极与原边绕组电感106的一端相耦接，并且发射极与采样电阻108的一端相耦接。采样电阻108的一端与功率晶体管107的发射极相耦接，另一端接地。

根据一些实施例，开关驱动电路102接收来自脉冲生成电路101的脉宽调制(PWM)信号/预关断信号(PWM_PRE)、来自偏置电流电路103的偏置电流信号I_B、以及来自K1/K2比例转换电路104的电流信号I_CS。开关驱动电路102可以基于所接收的脉冲开关信号PWM/PWM_PRE、偏置电流信号I_B和斜坡电流信号I_CS来生成基极驱动电流信号I_BASE，以控制功率晶体管107的导通和截止。

采样电阻106上对开关电源进行采样，所得的电压信号V_CS被输入K1/K2比例转换电路104。随后K1/K2比例转换电路104按不同K1/K2比例将电压信号V_CS转换成斜坡电流信号I_CS。具体地，如果脉冲开关信号PWM的导通时间PWM_ON小于固定导通时间T_{ON_TH}(例如，导通时间阈值)，则K1/K2比例转换电路104将V_CS按K1比例转换成I_CS，并且如果脉冲开关信号PWM的导通时间PWM_ON大于固定导通时间T_{ON_TH}，则K1/K2比例转换电路104首先将V_CS以较大的K1比例转换，随后再进一步以较小的K2比例转换成I_CS，其中K1比例在大小上相较K2比例更大；并且其中固定导通时间T_{ON_TH}是可以根据实际情况预定义的阈值时间。

从而，当系统输入电压V_IN高时，由于PWM导通时间PWM_ON比固定导通时间T_{ON_TH}短，使得V_CS能采用大的K1比例转换成I_CS，较大I_CS能确保基极输入电荷足够使功率晶体管107进入饱和的工作状态，减少功率晶体管导通损耗。而当系统输入电压V_IN低时，由于PWM导通时间PWM_ON远比固定导通时间T_{ON_TH}长，使得V_CS首先以较大的K1比例转 换，随后再进一步以较小的K2比例转换成I_CS，这样转换产生的较小I_CS能保证基极输入电荷不过剩，减少功率晶体管107的驱动损耗。

图2是示出了根据本公开的实施例的、基于导通时间控制驱动功率晶体管的方法的流程图。该图仅作为示例，其不应该不适当地限制权利要求的范围。本领域的普通技术人员应该理解很多变化、替代和修改。

方法开始于步骤201，接收脉宽调制PWM信号以及来自功率晶体管的发射极的采样电压信号V_CS；并且随后在步骤202，将电压信号V_CS转换成电流信号I_CS。其中如果PWM的导通时间PWM_ON小于导通时间阈值，则将电压信号V_CS按K1比例转换成电流信号I_CS，并且如果PWM_ON大于导通时间阈值，则首先将电压信号V_CS按K1比例转换、随后再进一步以K2比例转换成电流信号I_CS，其中K1比例在大小上相较K2比例更大。

方法随后前进到步骤203，接收PWM信号、偏置电流信号I_B、以及电流信号I_CS，并且至少部分地基于电流信号I_CS来生成基极驱动电流信号I_BASE以驱动功率晶体管。

图3是示出了根据本公开的实施例的、示出基于导通时间控制驱动功率晶体管的方法中各信号与功率晶体管的基极电流的时序关系的简化时序图300。该图仅作为示例，其不应该不适当地限制权利要求的范围。本领域的普通技术人员应该理解很多变化、替代和修改。如图3所示，波形301代表固定导通时间T_{ON_TH}，波形302代表随时间变化的PWM信号，波形303代表随时间变化的PWM_PRE信号，并且波形304代表随时间变化的基极驱动电流信号I_BASE。

图3示出了当系统输入电压V_IN高时的信号时序。其中对于PWM信号相关联的导通时间段和关断时间段，导通时间段PWN_ON在时间t₀处开始并且在时间t₃处结束。例如，t₀≤t₁≤t₂≤t₃≤t₄。其中，根据功率二极管的基极电流和发射极电流之间的关系，可以将由采样电阻(例如，采样电阻108)所采样的电压V_CS与基极驱动电流信号I_BASE的关系表示如下：

Vcs＝(1+β)×I_BASE×R (公式1)

其中，β代表功率晶体管(例如，功率晶体管107)的静态电流放大系 数，R代表感测电阻的电阻值。

根据一个实施例，在t₀处，PWM信号从逻辑低电平改变到逻辑高电平，作为响应，基极驱动电流信号I_BASE突变为固定时间宽度的脉冲驱动电流I_pusle，例如，I_pusle的高电平持续时间可以为t₀～t₁。由于PWM导通时间PWN_ON(例如，t₀～t₃期间)比固定导通时间T_{ON_TH}(例如，t₀～t₄期间)短，将V_CS按K1比例转换成I_CS。例如，电流信号I_CS被配置为按如下的公式确定：

I_CS＝V_CS×K1 (公式2)

其中，V_CS代表对开关电源系统进行采样的采样电阻(例如，采样电阻108)所获得的采样电压，K1为PWN_ON短于T_{ON_TH}时V_CS与I_CS的转换比例，K1为相对较大的比例以确保使得功率晶体管进入饱和状态的足够I_CS，从而降低导通损耗。如图3所示，根据公式1-公式2，在t₁～t₂时间段期间，至少部分地基于电流信号I_CS的基极驱动电流信号I_BASE线性增加。

在一个实施例中，当预关断信号PWM_PRE(例如，在t₂处)从逻辑低电平改变到逻辑高电平，首先降低基极驱动电流信号I_BASE(例如，如t₂～t₃时间段所示)，然后当PWM信号与预关断信号PWM_PRE同时(例如，在t₃处)从逻辑低电平改变到逻辑高电平，将基极驱动电流信号I_BASE降低为关断功率晶体管，这种对基极驱动电流信号I_BASE的分级降低有利于减少关断损耗。

图4是示出了根据本公开的实施例的、示出基于导通时间控制驱动功率晶体管的方法中各信号与功率晶体管的基极电流的另一时序关系的简化时序图。该图仅作为示例，其不应该不适当地限制权利要求的范围。本领域的普通技术人员应该理解很多变化、替代和修改。如图4所示，波形401代表固定导通时间T_{ON_TH}，波形402代表随时间变化的PWM信号，波形403代表随时间变化的PWM_PRE信号，并且波形404代表随时间变化的基极驱动电流信号I_BASE。

图4示出了当系统输入电压V_IN低时的信号时序。其中对于PWM信号相关联的导通时间段和关断时间段，导通时间段PWN_ON在时间t₀处开始并且在时间t₄处结束。例如，t₀≤t₁≤t₂≤t₃≤t₄。类似于图3，由采样 电阻(例如，采样电阻108)所采样的电压V_CS与基极驱动电流信号I_BASE的关系如公式1所示。

根据一个实施例，在t₀处，PWM信号从逻辑低电平改变到逻辑高电平，作为响应，基极驱动电流信号I_BASE突变为固定时间宽度的脉冲驱动电流I_pusle，例如，I_pusle的高电平持续时间可以为t₀～t₁。由于PWM导通时间PWN_ON(例如，t₀～t₄期间)远长于固定导通时间T_{ON_TH}(例如，t₀～t₂期间)，使得V_CS首先以较大的K1比例转换，随后再进一步以较小的K2比例转换成I_CS，这样转换产生的较小I_CS能保证基极输入电荷不过剩，减少功率晶体管的驱动损耗。电流信号I_CS被配置为按如下的公式确定：

I_CS’＝V_CS×K1

I_CS＝I_CS’×K2 (公式3)其中，V_CS代表对开关电源系统进行采样的采样电阻(例如，采样电阻108)所获得的采样电压，K1为PWN_ON短于T_{ON_TH}时V_CS与I_CS的转换比例，K2为PWN_ON长于T_{ON_TH}时V_CS与I_CS的转换比例，其中K2为相对较小的比例。根据公式1-公式2，在t₁～t₂时间段期间，至少部分地基于电流信号I_CS的基极驱动电流信号I_BASE线性增加。随后在t₂处(阈值信号T_{ON_TH}在该处从逻辑高电平改变到逻辑低电平)，中间信号I_CS’突降预定大小，并随即以基于K2的较小速率线性增长，如公式3所示。

在一个实施例中，当预关断信号PWM_PRE(例如，在t₃处)从逻辑低电平改变到逻辑高电平，首先降低基极驱动电流信号I_BASE(例如，如t₃～t₄时间段所示)。然后当PWM信号与预关断信号PWM_PRE同时(例如，在t₄处)从逻辑低电平改变到逻辑高电平，将基极驱动电流信号I_BASE降低为关断功率晶体管，这种对基极驱动电流信号I_BASE的分级降低有利于减少关断损耗。

本发明可以以其他的具体形式实现，而不脱离其精神和本质特征。例如，特定实施例中所描述的算法可以被修改，而系统体系结构并不脱离本发明的基本精神。因此，当前的实施例在所有方面都被看作是示例性的而非限定性的，本发明的范围由所附权利要求而非上述描述定义，并且，落入权利要求的含义和等同物的范围内的全部改变从而都被包括在本发明的 范围之中。

本发明各个实施例中的一些或所有组件单独地和/或与至少另一组件相组合地是利用一个或多个软件组件、一个或多个硬件组件和/或软件与硬件组件的一种或多种组合来实现的。在另一示例中，本发明各个实施例中的一些或所有组件单独地和/或与至少另一组件相组合地在一个或多个电路中实现，例如在一个或多个模拟电路和/或一个或多个数字电路中实现。在又一示例中，本发明的各个实施例和/或示例可以相组合。

虽然已描述了本发明的具体实施例，然而本领域技术人员将明白，还存在于所述实施例等同的其它实施例。因此，将明白，本发明不受所示具体实施例的限制，而是仅由权利要求的范围来限定。