脚1108被配置用于接收电压VS ;并且电压管脚1110被配置用于接收电压GND。在图11的示例中，大MOS 1102是η型横向DMOS晶体管。大MOS 1102的漏极连接到电路1100的最高电压输入管脚，该电压输入管脚在图11的示例中是电压管脚1106，并且大MOS 1102的源极连接到电路1100的最低电压输入管脚，该电压输入管脚在图11的示例中是电压管脚1112。电压VS可以是在VCP与GND之间的任何电压。出于示例的目的，可以对于图11假设以下条件成立:VCP>VS>GND。VCP、VS和GND代表电压管脚1106、1108和1110被配置用于在正常操作条件之下接收的电压。
[0106]电压管脚1106、1108和1110中的每个电压管脚连接到触发电路块1104。触发电路块1104可以被配置用于检测在电压管脚1106、1108和1110中的两个管脚的任意组合之间的过电压。触发电路块1104的行为方式大体与以上分别关于图5和6描述的触发电路块504和604相同，但是图11的示意图示出关于触发电路的实现方式的更多细节。在电路1100中，功能电路装置1132被配置为在电压VCP-VS下、即在电压管脚1106与电压管脚1108之间的电压下操作。功能电路装置1134被配置为在电压VS-GND下、即在电压管脚1108与电压管脚1110之间的电压下操作。功能电路装置1136被配置为在电压VCP-GND下、即在电压管脚1106与电压管脚1110之间的电压下操作。
[0107]响应于检测到电压事件，触发电路块1104向大MOS 1102发送栅极控制信号并且接通大MOS 1102，从而电流流过大MOS 1102。触发电路1121-1123通过创建跨电阻器1151的栅极到源极电压一该栅极到源极电压使漏极到源极电流流过大MOS 1102，来使大M0S1102接通。栅极控制信号接通大MOS 1102，从而电流从大MOS 1102的漏极流向大MOS1102的连接到接地的源极。然而在正常操作条件之下，触发电路块1104不会向大MOS 1102发送栅极控制信号，并且大MOS 1102 “关断”，从而很小的电流流过大MOS 1102。
[0108]在一个示例中，在正常操作条件之下，电压管脚1106接收电压VCP，并且电压管脚1108接收电压VS，这意味着跨电压管脚1106和1108的电压是VCP - VS。电路1100包括可以在电压VCP -VS下操作的功能电路装置1132。当跨电压管脚1106和1108的电压处于或者接近VCP - VS时，那么触发电路块1104不会检测到过电压并且不会发送用于接通大MOS1102的栅极信号。然而，如果在电压管脚1106和1108处出现ESD事件，则跨电压管脚1106和1108的电压可能比VCP - VS高得多，在该情况下，触发电路块1104检测到过电压条件并且向大MOS 1102发送接通大MOS 1102的栅极控制信号。在大MOS 1102接通时，过电压条件引起的电流经过大MOS 1102流向接地而不是流过功能电路装置1132，后者可能潜在地损坏功能电路装置1132。
[0109]触发电路块1104包括晶体管1142B、电阻器1144B、第一齐纳二极管堆叠(在图11中表示为二极管1146B和二极管1148B)、第二齐纳二极管堆叠(在图11中表示为二极管1150B和二极管1152B)。在图11的示例中，晶体管1142B可以是p沟道M0SFET，其中晶体管1142B的源极连接到电压管脚1106并且晶体管1142B的漏极连接到大MOS 1102的栅极。二极管1146B和1148B是齐纳二极管，其中二极管1146B的一个端子连接到晶体管1142B的栅极(在节点1145B处)并且二极管1148B的一个端子连接到电压管脚1108。如以上讨论的那样，二极管1146B和1148B旨在于表示可以包括多于两个二极管的堆叠。电阻器1144B的一个端子连接到电压管脚1106，而电阻器1144B的另一端子在节点1145B处连接到，晶体管1142B的栅极和二极管1146B的端子二者。
[0110]如以上介绍的那样，触发电路块1104被配置用于检测跨电压管脚1106和1108的过电压。当在节点1145B处的电压在门限电平以下时，无电流从晶体管1142B的源极流向晶体管1142B的漏极。当无电流流过晶体管1142B时，在大MOS 1102的栅极不存在用于接通大MOS 1102的栅极信号。当在节点1145B处的电压在门限电平以上时，电流从晶体管1142B的源极流向晶体管1142B的漏极，从而使得在大MOS 1102的栅极存在用于使大MOS1102接通的栅极信号。因此，触发电路1122被配置用于在1145B处产生如下电压，该电压在正常操作期间在门限电平以下，但是在过电压存在时在门限电平以上。
[0111]如以上介绍的那样，二极管1146B和1148B代表齐纳二极管的第一堆叠。当跨齐纳二极管的第一堆叠的电压降在正向方向上为正时，那么二极管1146B和1148B导电。当跨齐纳二极管的第一堆叠的电压降在反向方向上为正，但是小于击穿电压时，那么二极管1146B和1148B不导电。当跨齐纳二极管的第一堆叠的电压降在反向方向上为正并且大于击穿电压时，那么二极管1146B和1148B导电。因此，选择在二极管的第一堆叠中的二极管，使得正常电压不会造成反向偏置电流流动而过电压会造成反向偏置电流流动。附加地，选择电阻器1144B的电阻值，使得当跨电压管脚1106和1108的电压超过VCP - VS特定数量时，流过二极管1146B和1148B的反向偏置电流所引起的跨电阻器1144B的电压降，在节点1145B处产生在使晶体管1142B传输电流的门限值以上的电压。
[0112]在另一示例中，在正常操作条件之下，电压管脚1108接收电压VS，并且电压管脚1110接收电压GND，这意味着跨电压管脚1108和1110的电压是VS-GND。功能电路装置1134可以被配置用于在VS-GND操作。当跨电压管脚1108和1110的电压处于或者接近VS - GND时，那么触发电路块1104不会检测到过电压并且不会发送用于接通大MOS 1102的栅极信号。然而，如果在电压管脚1108和1110处出现ESD事件，则跨电压管脚1108和1110的电压可能比VS-GND高得多，在该情况下，触发电路块1104检测到过电压条件并且向大MOS 1102发送接通大MOS 1102的栅极控制信号。在大MOS 1102接通时，跨电压管脚1108和1110的过电压引起的电流经过大M0S1102流向接地而不是流过功能电路装置1134，后者可能潜在地损坏功能电路装置1134。
[0113]触发电路块1104还包括二极管1162和1164，这些二极管代表齐纳二极管的堆叠，这意味着当跨二极管1162和1164的电压在击穿电压以下时反向偏置电流不会流过二极管1162和1164。然而当跨二极管1162和1164的电压在击穿电压以上时反向偏置电流流过二极管1162和1164。因而，触发电路块1104被配置为，通过为二极管1162和1164以及在堆叠中的其它二极管选择具有如下击穿电压的齐纳二极管来检测过电压，该击穿电压近似地等于，在该电压下将检测到过电压的电压。也选择二极管1162和1164，使得击穿电压高于，它们被配置用于保护的功能电路装置的正常操作电压。在图11的示例中，触发电路块1104被配置用于保护具有VS -GND的正常操作电压的功能电路装置1134。因而，用于二极管1162和1164代表的齐纳二极管的堆叠的击穿电压可能大于VS-GND。因此，响应于在电压管脚1108与电压管脚1110之间的过电压，电流将流过二极管1162和1164并且接通大MOS 1102。
[0114]在另一示例中，电压管脚1106接收电压VCP，并且电压管脚1110接收电压GND，这意味着跨电压管脚1106和1110的电压是VCP -GND。电路1100包括可以在VCP - GND下操作的功能电路装置1136。当跨电压管脚1106和1110的电压处于或者接近VCP - GND时，那么触发电路1104不会检测到过电压并且不会发送用于接通大MOS 1102的栅极信号。然而，如果在电压管脚1106和1110处出现ESD事件，则跨电压管脚1106和1110的电压可能比VCP - GND高得多，在该情况下，触发电路1104检测到过电压条件并且向大M0S1102发送接通大MOS 1102的栅极控制信号。在大MOS 1102接通时，过电压条件引起的电流经过大MOS1102流向接地而不是流过功能电路装置1136，后者可能潜在地损坏功能电路装置1136。
[0115]如以上讨论的那样，触发电路块1104包括分别代表齐纳二极管的第一堆叠和齐纳二极管的第二堆叠的二极管1146B、1148B、1162和1164，这意味着当跨齐纳二极管的第一和第二堆叠的电压在用于两个堆叠的击穿电压以下时反向偏置电流不会流过二极管1146B、1148B、1162和1164。然而当跨二极管1146B、1148B、1162和1164的电压在用于两个堆叠的击穿电压以上时反向偏置电流会流过二极管1146B、1148B、1162和1164。附加地，跨电阻器1144B的电压接通晶体管1142B，从而使电流经过晶体管1142B流向大MOS 1102的栅极。因此，响应于在电压管脚1110与电压管脚1106之间的过电压，电流将流过二极管1162和1164并且流过晶体管1142B，这就接通了大MOS 1102。电路1100也包括二极管1165，该二极管1165用于防止自大MOS 1102的栅极、在正向偏置方向上经过二极管1162和1164、到管脚1108的不希望的电流路径，该电流路径可能避免大MOS 1102接通。
[0116]已经描述技术和电路的各种示例。这些和其它示例在所附权利要求的范围内。
【主权项】
1.一种电路,包括: 触发电路装置，被配置用于检测跨多个节点的电压事件； 路径电路装置； 电子开关，被配置用于响应于所述触发电路装置检测到跨所述多个节点中的两个节点的电压事件，来弓I导经过所述路径电路装置的电流。
2.根据权利要求1所述的电路，其中所述路径电路装置提供从所述多个节点中的任意节点到所述电子开关的第一端子的电流路径、以及从所述电子开关的第二端子到所述多个节点中的任意节点的电流路径。
3.根据权利要求1所述的电路，还包括: 功能电路装置，以及其中所述路径电路装置被配置用于引导电流经过所述电子开关，以及引导电流离开所述功能电路装置。
4.根据权利要求1所述的电路， 其中所述多个节点包括: 第一管脚，被配置用于接收第一电压； 第二管脚，被配置用于接收第二电压； 第三管脚，被配置用于接收第三电压； 其中所述电子开关连接到所述第一管脚和所述第三管脚， 其中所述触发电路装置还被配置用于: 检测跨所述第一管脚和所述第三管脚的第一电压事件，并且响应于检测到所述第一电压事件，来引导电流经过所述电子开关； 检测跨所述第二管脚和所述第三管脚的第二电压事件，并且响应于检测到所述第二电压事件，来引导电流经过所述电子开关； 检测跨所述第一管脚和所述第二管脚的第三电压事件，并且响应于检测到所述第三电压事件，来引导电流经过所述电子开关。
5.根据权利要求1所述的电路，其中所述触发电路装置包括齐纳二极管的堆叠，其中所述触发电路装置被配置用于响应于跨所述齐纳二极管的堆叠的电压大于所述齐纳二极管的堆叠的击穿电压，来引导电流经过所述电子开关。
6.根据权利要求1所述的电路，其中所述触发电路装置包括RC网络，其中所述触发电路装置被配置用于响应于跨所述RC网络的电压的每单位时间增加速率超过门限值，来引导电流经过所述电子开关。
7.根据权利要求1所述的电路，其中所述路径电路装置包括二极管的堆叠，所述二极管的堆叠连接所述多个节点中的所有节点。
8.根据权利要求2所述的电路，其中所述路径电路装置包括: 二极管的第一集合，将所述电子开关的所述第一端子连接到所述多个节点中的除了直接连接到所述电子开关的节点之外的任意节点； 二极管的第二集合，将所述电子开关的所述第二端子连接到所述多个节点中的除了直接连接到所述电子开关的节点之外的任意节点。
9.根据权利要求1所述的电路，其中所述路径电路装置在所述多个节点中的任意两个节点之间都包括二极管。
10.根据权利要求4所述的电路，其中所述第一电压事件包括跨所述第一管脚和所述第三管脚的电压超过第一门限，以及其中所述第二电压事件包括跨所述第二管脚和所述第三管脚的电压超过第二门限，以及其中所述第三电压事件包括跨所述第一管脚和所述第二管脚的电压超过第三门限，其中至少一个门限不同于其它两个所述门限。
11.根据权利要求4所述的电路，其中所述第一电压事件包括跨所述第一管脚和所述第三管脚的电压的每单位时间增加速率超过第一门限，以及其中所述第二电压事件包括跨所述第二管脚和所述第三管脚的电压的每单位时间增加速率超过第二门限，以及其中所述第三电压事件包括跨所述第一管脚和所述第二管脚的电压的每单位时间增加速率超过第三门限，其中至少一个门限不同于其它两个所述门限。
12.根据权利要求4所述的电路，其中所述电子开关连接到多于三个输入。
13.根据权利要求1所述的电路，其中所述触发电路装置通过向所述电子开关的控制端子施加电压，来引导电流经过所述电子开关。
14.根据权利要求1所述的电路，其中所述电压事件包括过电压条件。
15.根据权利要求1所述的电路，其中所述电压事件包括电压尖峰。
16.根据权利要求1所述的电路，其中所述电子开关包括金属氧化物半导体场效应晶体管(MOSFET)。
17.根据权利要求16所述的电路，其中所述MOSFET包括η沟道双扩散金属氧化物半导体(DMOS)晶体管。
18.根据权利要求1所述的电路，其中所述电子开关包括双极型晶体管。
19.根据权利要求1所述的电路，其中所述电子开关包括氮化镓(GaN)场效应晶体管。
20.根据权利要求1所述的电路，其中所述电子开关包括晶闸管。
21.根据权利要求1所述的电路，其中所述触发电路装置包括晶体管，并且其中所述触发电路装置被配置用于向所述电子开关的控制端子施加电压。
22.根据权利要求1所述的电路，其中所述电路包括以下各项中的至少一项: 部分集成电路； 部分印刷电路板； 部分微控制器。
【专利摘要】本发明的各个实施例涉及一种用于级联的电压管脚的、组合的静电放电有源钳位电路，其可以包括电子开关、多个放电路径和多个触发电路。响应于检测到跨任意两个电压管脚的电压事件，触发电路装置可以接通电子开关从而使电压事件引起的电流流过放电路径中的一个或者多个放电路径而不是流过可能潜在地被电压事件引起的电流损坏的功能电路装置。
【IPC分类】H02H9-04
【公开号】CN104617569
【申请号】CN201410584942
【发明人】曹轶群, A·鲁普, U·格拉瑟
【申请人】英飞凌科技股份有限公司
【公开日】2015年5月13日
【申请日】2014年10月27日
【公告号】DE102014115583A1, US20150124359