一种双输出的dc-dc振荡器电路的制作方法
【技术领域】
[0001] 本实用新型属于电子电路领域，具体设及一种双输出的DC-DC振荡器电路。
【背景技术】
[000引由于具有转换效率高的优点，DC-DC转换器在电子系统上已被广泛应用。随着电 子系统的发展，单片集成式多路输出的DC-DC转换器具有集成度高、系统设计简洁的优势， 已成为DC-DC转换器研究的热点问题。不过，多路输出DC-DC转换器依然面临输入RMS电 流大、通道之间相互干扰等的关键问题，DC-DC转换器趋向于高频化发展，开关频率的提高 可W比例的降低DC-DC输出LC滤波器件的体积，甚至实现电感集成。
[0003] 电压模DC-DC转换器环路不需要对电感电流周期性采样，因此避免了电流采样时 间限制开关频率升高的问题，更适合于在高开关频率应用。在高频电压模DC-DC转换器环 路设计上，可单片集成的环路内补偿设计已成为发展趋势，典型的双路输出DC-DC转换器 的振荡器电路产生恒定的时钟信号，它决定转换器的开关周期，通过脉冲产生电路将内部 时钟信号转换成固定脉宽的窄脉冲信号，用于开启转换器的turn-on周期；银齿波产生电 路为PWM比较器提供一个斜坡电压信号，它与误差放大器输出信号比较来产生转换器占空 比调节。但由于传统双路电压模DC-DC转换器中用到的振荡器传统的做法是双路都使用同 一个振荡器信号和银齿波信号，该样使得输入的MS电流大，两路之间的相互干扰大，电路 稳定性差。 【实用新型内容】
[0004] 本实用新型的目的在于克服上述不足，提供一种双输出的DC-DC振荡器电路，解 决传统双路输出DC-DC转换器的振荡器电路其输入的RMS电流大和两路之间的相互干扰的 问题。
[0005] 为了达到上述目的，本实用新型包括能够产生恒定时钟信号的内部振荡单元，能 够将时钟信号转换成固定脉宽的窄脉冲信号的电路结构相同的第一窄脉冲产生单元和第 二窄脉冲产生单元，W及能够将窄脉冲信号转换成银齿波信号的电路结构相同的第一银齿 波产生单元和第二银齿波产生单元；
[0006] 所述内部振荡单元分别连接第一窄脉冲产生单元和第二窄脉冲产生单元，内部振 荡单元连接基准电压Vw和使能信号EN，内部振荡单元输出给第一窄脉冲产生单元的恒定 的时钟信号与输出给第二窄脉冲产生单元的恒定的时钟信号的相位差为180度，分别为Vi 和V,;第一窄脉冲产生单元和第二窄脉冲产生单元的输出端分别输出窄脉冲信号V3和V4， 第一窄脉冲产生单元和第二窄脉冲产生单元的输出端还分别连接第一银齿波产生单元和 第二银齿波产生单元的输入端；
[0007] 所述第一窄脉冲产生单元和第二窄脉冲产生单元连接基准电压Vk2、使能信号EN 和输入电压V?，第一窄脉冲产生单元和第二窄脉冲产生单元的输出端分别输出银齿波信号 Ve和银齿波信号V6,银齿波信号V。与银齿波信号Ve的相位差为180度。
[000引所述内部振荡单元具有第一输入端a、第二输入端b、第一输出端c和第二输出端 山其中第一输入端a和第二输入端b分别连接基准电压Vw和使能信号EN，第一输出端C和 第二输出端d分别输出电压Vi和V2;
[0009] 所述第一窄脉冲产生单元具有一个输入端e和一个输出端f，其中输入端e输入电 压Vi，其输出端f输出窄脉冲信号V3;第二窄脉冲产生单元具有一个输入端n和一个输出端 0,其中输入端n输入电压V2,其输出端f输出窄脉冲信号V4;
[0010] 所述第一银齿波产生单元具有第一输入端g、第二输入端K第=输入端j、第四输 入端k和一个输出端m，其中第一输入端g连接第一窄脉冲产生单元的输出窄脉冲信号V3， 第二输入端h连接基准电压Vc2,第S输入端j连接使能信号EN，第四输入端k连接输入电 压Viw，输出端m输出银齿波信号Vg;
[0011] 所述第二银齿波产生单元具有第一输入端P、第二输入端q、第=输入端r、第四输 入端S和一个输出端t，其中第一输入端P连接第二窄脉冲产生单元的输出窄脉冲信号V4， 第四输入端S连接基准电压Vc2,第S输入端r连接使能信号EN，第二输入端q连接输入电 压Viw，输出端m输出银齿波信号Vg;
[0012] 所述第一窄脉冲产生单元的输出窄脉冲信号V3一部分传输给第一银齿波产生单 元的第一输入端g，另一部分作为输出信号，第二窄脉冲产生单元的输出窄脉冲信号V4 一部 分传输给第二银齿波产生单元的第一输入端P，另一部分作为输出信号。
[0013] 所述内部振荡单元包括第一比较器、第二比较器、RS触发器、第一反相器、第二反 相器、第S反相器、第四反相器、电流源Iw、电流源Ik2、第一电容第二电容C2、NM0S管 Mioi、NM0S管Mi〇2、PM0S管Mi〇3、PM0S管Mim;
[0014] 所述第一比较器的同相输入端连接基准电压V，反相端通过第一电容Cl连接到 地，并且连接NM0S管Mwi的漏极和PM0S管M1。3的漏极，第一比较器的输出端连接RS触发器 的复位端R，电源端连接使能信号EN;
[0015] 所述第二比较器的同相输入端连接基准电压V，反相输入端通过第二电容C2连 接到地，并且连接NM0S管Mw2的漏极和PM0S管M1。4的漏极，第二比较器的输出端连接RS触 发器的置数端S，电源端连接使能信号EN;
[0016] 所述RS触发器的输出端Q连接第一反相器的输入端，同时接入NM0S管的栅 极，第一反相器的输出端连接第二反相器的输入端，同时连接NM0S管Mwi的栅极和输出的 方波信号Vi，第二反相器的输出端连接输出的方波信号V2，NM0S管的源极接地，PM0S管 Mim的栅极连接第四反相器的输出端，PM0S管M1。4的源极连接电流源IC2的输出端，第四反 相器的输入端连接使能信号EN，电流源1,2的输入端连接内部电源VDD;
[0017] 所述NM0S管Mwi的源极接地，PM0S管M1。3的栅极连接第S反相器的输出端，PM0S 管Miw的源极连接电流源IW的输出端，电流源IM的输入端连接内部电源VDD，第S反相器 的输入端连接使能信号EN。
[0018] 所述第一窄脉冲产生单元和第二窄脉冲产生单元的电路结构相同，均包括第一D 触发器、第五反相器、第六反相器、第^；：反相器、第八反相器、第五电容^、第六电容Q、NM0S 管M201、PM0S管M202、第四电阻R4、第五电阻Rs;
[0019] 所述第一D触发器的时钟输入端CLK连接由内部振荡单元产生的方波信号Vi或 V2;第一D触发器的输入端D连接其中一个输出端XQ，同时连接第六反相器的输入端和NM0S 管Mwi的栅极，第一D触发器的另一输出端Q连接第五反相器的输入端，第一D触发器的复 位端RST连接第八反相器的输出反馈端；
[0020] 所述第五反相器的输出端连接窄脉冲信号V3或V4,第六反相器的输出端连接PMOS 管的栅极，同时通过第四电阻R4和第五电容Ce连接到地，并且通过第四电阻R4连接 NMOS管M2。l的漏极和第^;：反相器的输入端；
[0021] 所述NMOS管Mwi的源极接地，第也反相器的输出端通过第五电阻Re和第六电容Ce 连接到地，并且通过第五电阻咕连接到第八反相器的输入端和PMOS管M2。2的漏极，PMOS管 M202的源极连接内部电源VDD。
[0022] 所述第一银齿波产生单元和第二银齿波产生单元的电路结构相同，均包括误差 放大器、第二D触发器、第九反相器、第S比较器、第一电阻Ri、第二电阻R2、第S电阻Rs、第 S电容Cs、第四电容C4、PM0S管M3n2、PM0S管M3m、PM0S管M3w、PM0S管M3w、PM0S管M3w、PM0S 管M31。、NM0S管Msoi、NM0S管Msw、NM0S管Msos、NM0S管Msw、NM0S管M311;
[0023] 所述误差放大器的同相输入端连接基准电压Vc2,误差放大器的反相输入端连接其 输出端，同时连接NM0S管Msw、NM0S管Msw和PM0S管M3。2、PM0S管Msw的源极，误差放大器 的使能端连接使能信号EN;
[0024] 所述第二D触发器的时钟输入端CLK接收窄脉冲信号Vs或V4,输入端D端连接第 二D触发器的一个输出端XQ，复位端RST连接使能信号EN，另一输出端Q连接第九反相器 的输入端，同时连接电压信号Vg;
[0025] 所述第九反相器的输出端连接电压信号V7;
[0026] 所述第=比较器的同相输入端通过第二电阻R2接到输入电压VW反相输入端通 过第一电阻Ri接地，同时连接NM0S管M311的源极，第S比较器的输出端连接NM0S管M311的 栅极，使能端接使能信号EN;
[0027] 所述NM0S管Msoi和PM0S管M3。2构成传输口TG1，NM0S管Msoi和PM0S管M3。2的栅 极分别连接电压信号V,和V8,NM0S管Mwi和PM0S管M3。2的漏极都通过第S电容C3接地； NM0S管Msw和PM0S管M3。4构成传输口TG2,NM0S管Msw和PM0S管M3。4的栅极分别连接电压 信号Vs和V7,NM0S管和PM0S管M3。4的漏极都连接该单元输出银齿波信号V5或V6,NM0S 管Msw和PM0S管M3。4的源极都通过第；电容C3接地；NM0S管M3。日和PM0S管M3。日构成传输 口TGs，NM0S管Msw和PM0S管M3。6的栅极分别连接电压信号V8和V7,NM0S管Msw和PM0S管 Msoe的漏极都通过第四电容