述第一电流传导端子耦连到所述电流控制电路的第二输入；和具有第一、第二和第三电流传导端子的第四电流镜，所述第四电流镜的第一电流传导端子耦连到所述第三电流镜的第一电流传导端子，所述第四电流镜的第二电流传导端子耦连到所述第三电流镜的第二电流传导端子，并且所述第四电流镜的第三电流传导端子耦连到所述电流控制电路的第二输入端子。
[0023]根据一个实施例，还包括具有第一和第二端子和节点的分压器网络，所述分压器网络的第一端子耦连到所述第二电流镜的第三端子，并且所述节点耦连到所述差分晶体管对的第二输入。
[0024]根据本实用新型的方面的实施例，可以获得但不限于如下有益技术效果:电压调节器可以具有减小的静态电流。另外，根据本实用新型的实施例的LDO电压调节器占据减小的面积。
【附图说明】
[0025]通过结合附图阅读下面的详细说明，将更好地理解本实用新型，其中类似的参考符号指示类似的元件，并且其中:
[0026]图1是根据本实用新型的实施例的LDO电压调节器的电路示意图；
[0027]图2是根据本实用新型的实施例，图1的LDO电压调节器的各种电流和电压与输入电压的图；
[0028]图3是根据本实用新型的实施例，图1的LDO电压调节器的各种电流和电压与输出电流的图；
[0029]图4是根据本实用新型的实施例，图1的LDO电压调节器静态电流与输入电压的图；和
[0030]图5是根据本实用新型的另一个实施例的LDO电压调节器的电路示意图。
【具体实施方式】
[0031]为了说明的为简单和清楚起见，图中的元件不必然按比例绘制，并且不同图中的相同参考符号表示相同元件。附加地，为了描述的简单起见，忽略了公知步骤与元件的描述和细节。如此处使用的，载流电极意指器件的传送电流通过该器件的元件，诸如MOS晶体管的源极或者漏极，或双极晶体管的发射体或者集电极，或者二极管的阴极或者阳极，并且控制电极意指器件的控制电流流过该器件的元件，诸如MOS晶体管的栅极或者双极晶体管的基极。虽然此处将器件解释为某些N沟道或者P沟道器件，或者某些N型或者P型掺杂区域，本领域技术人员可以理解，根据本实用新型的实施例，互补器件也是可行的。本领域技术人员将理解此处使用的单词“期间”、“同时”和“当”不是指在一个发起活动之后立即发生的活动的精确术语，而是可能有某个小的但是合理的延迟，诸如，源自发起活动的反应之间的传播延迟。单词“近似”，“大约”，或者“基本上”的使用意指元件的值具有按照预期非常接近所述值或位置的参数。然而，如本领域所公知的，总会存在阻碍该值或者位置成为精确所述值的小差异。在本领域中公认达大约百分之十(10% )(并且对于半导体掺杂浓度达百分之二十(20% ))的差异被认为是相对于精确描述的理想目标的合理差异。
[0032]应当注意逻辑零电压电平(VL)也被称为逻辑低电压，并且逻辑零电压的电压电平随着电源电压和逻辑系列类型而改变。例如，在互补金属氧化物半导体(CMOS)逻辑系列中，逻辑零电压可以是电源电压电平的百分之三十。在5伏晶体管-晶体管逻辑(TTL)系统中，逻辑低电压电平可以是大约0.8伏，而对于5伏CMOS系统，逻辑零电压电平可以是大约1.5伏。逻辑I电压电平(VH)也被称为逻辑高电压电平，并且类似于逻辑零电压电平，逻辑高电压电平也可以随着电源和逻辑系列类型而改变。例如，在CMOS系统中，逻辑I电压可以是电源电压电平的大约百分之七十。在5伏TTL系统中，逻辑I电压可以是大约2.4伏，而对于5伏CMOS系统，逻辑I电压可以是大约3.5伏。
[0033]一般地，本实用新型提供了一种低压降电压调节器和一种用于调节电压的方法，其中所述低压降电压调节器包括耦连到输出驱动器的误差放大器，其中所述输出驱动器包括传输晶体管，静态电流调节放大器，和电流控制电路。所述传输晶体管形成电流镜的一部分，并且具有连接到静态电流调节放大器的反相输入端子的漏电极，和连接到静态电流调节放大器的非反相输入端子的源电极。另外，偏移电压与静态电流调节放大器相关联。静态电流调节放大器的输出端子连接到电流控制电路的输入。
[0034]根据另一个实施例，提供了一种用于调节电压的方法，该方法包括响应于电压调节器配置为不在低压降区域内，在输出电压调节回路的控制下操作电压调节器。响应于电压调节器配置为位于低压降区域内，在静态电流调节回路的控制下操作电压调节器。
[0035]根据另一个实施例，提供了一种用于调节电压的方法，其中响应于操作于第一模式，对反馈电压和基准电压进行比较，以便产生比较信号。响应于所述比较信号产生第一电流，并且通过对第一电流进行镜像产生镜像电流，其中所述镜像电流流向电压调节器的输出。响应于操作于第二模式，响应于所述镜像电流在输出处产生第一电压。响应于出现在静态电流放大器的第一和第二输入端子处的输入电压和所述第一电压，静态电流放大器产生电流调整电压。响应于电流调整电压产生第一电流，并且对第一电流进行镜像，以便形成镜像电流，作为耦连到电压调节器的输出的晶体管的漏极到源极电流。
[0036]图1是根据本实用新型的实施例的低压降电压调节器10的电路示意图。图1示出了耦连到输出驱动器15的误差放大器12和耦连到输出驱动器15的分压器网络90。误差放大器12具有耦连为用于从基准电压产生器45接收基准电压Vkef的输入端子14，耦连为用于接收反馈电压Vfb的输入端子16，和输出端子18。作为例子，误差放大器12包括配置为差分对43的晶体管40和42，该差分对43连接到电流源44。晶体管40具有连接到(或者可替换地，作为)输入端子14的栅电极，晶体管42具有连接到(或者可替换地，作为)输入端子16的栅电极，并且晶体管40和42具有一起共同连接到用于从电流源44接收偏置电流IbiaS的端子的源电极。电流源44连接在晶体管40和42的源电极和输入端子13之间。晶体管40的漏电极连接到电流镜50的端子52，并且晶体管42的漏电极连接到电流镜50的端子54。电流镜50可以由一对场效应晶体管62和64组成，场效应晶体管62和64具有共同连接的栅电极和共同连接的源电极，其中晶体管62的栅电极连接到其漏电极以便形成电流镜50的端子52，并且晶体管64的漏电极作为电流镜50的端子54。晶体管62和64的源电极耦连为用于接收工作电势Vss的源。作为例子，工作电势Vss是地电势。晶体管42和64的漏电极共同连接在一起，以便形成输出端子或者输出节点18。如上面讨论的，所述晶体管40，42，62和64的栅电极可以被称为控制电极，并且晶体管40，42，62和64的漏和源电极可以被称为载流电极。
[0037]误差放大器12还包括耦连在输出端子18和工作电势Vss的源之间的频率补偿网络61。频率补偿网络61可以由串联连接的电容器62和电阻器63组成。应当注意，误差放大器12的电路配置或者拓扑不是对本实用新型的限制。
[0038]基准电压产生器45可以是，例如，带隙基准电压产生器。然而，基准电压产生器45的拓扑不是对本实用新型的限制。
[0039]输出驱动器15可以由电流控制电路73，电流镜88和静态电流调节放大器32组成。根据一个实施例，电流镜88包括晶体管22和80，其中晶体管80具有通过电阻器84连接到输入端子13以便接收输入电压Vin的源电极，以及共同连接到晶体管80的漏电极并且连接到晶体管22的栅电极的栅电极。共同连接的栅电极和漏电极形成电流镜88的端子82，其中端子82连接到电流控制电路73的端子。另外，晶体管22和80的共同连接的栅电极可以耦连为通过电阻器86接收输入电压VIN。晶体管22可以被称为传输晶体管，并且其可以是功率晶体管或者功率MOSFET (金属氧化物半导体场效应晶体管)。应当注意，电阻器84和86是可选择的电路元件，并且可以不存在，或者被以适用于稳定电流镜88的其它电路元件替换。例如，电阻器84可以不存在，并且电阻器86可以不存在，或者可以用电流源或者包括与电阻器串联连接的二极管接法的MOS(金属氧化物半导体)晶体管的网络替换电阻器86。晶体管22和80以及电阻器84和86配置为形成电流镜88，其中晶体管22和80具有这样的尺寸，从而使得晶体管80的宽度与长度比，S卩，(W/L)比与晶体管22的(W/L)比的比是比例1: N，其中N是整数。
[0040]晶体管22的源电极连接到输入端子13以便接收输入电压VIN，并且连接到静态电流调节放大器32的非反相输入端子34，并且晶体管22的漏电极耦连到静态电流调节放大器32的反相输入36。应当注意，静态调节放大器32被显示为具有非反相输入34和反相输入36的放大器3