专利名称：具有改进的截止范围压缩的电抗滤波器类型的saw－滤波器和截止范围压缩的最佳化方法
技术领域：
本发明涉及到一种表面波滤波器(OFW或者英文SAW)和按照具有改进的截止范围压缩的电抗滤波器类型的专门的SAW-滤波器以及截止范围压缩最佳化的方法。
电抗滤波器在传统滤波技术中是熟悉的。如果代替分散的元件(电感和电容)对于单个的谐振器使用SAW-谐振器，则人们谈到按照电抗滤波器类型的SAW-滤波器。
在按照电抗滤波器类型的SAW-滤波器时将SAW-谐振器使用作为阻抗元件。附
图1表示了已知谐振器的简化结构。谐振器在压电基质表面上有金属结构和具有连接副1-1和1-2，在其上连接交叉指型转换器1-4用于将电能转换为声能。在交叉指型转换器1-4的两边沿着声的轴各自安排了谐振器1-3和1-5以避免声能的消释。
附图2左边表示SAW-谐振器R的等效电路图和右边表示对于谐振器使用的符号。由动态电感L1，动态电容C1和动态电阻R1(当考虑损耗时)构成的串行共振电路位于并联电路的第一个支路上和交叉指型转换器的静态电容C0位于第二个支路上。在共振情况下，即在共振频率fr范围内，串行共振电路反映谐振器的性能。静态电容反映在频域f＜＜fr和f＞＞fr内的性能。动态电容C1是与交叉指型转换器的静态电容C0成比例的C1～C0.(1.1)谐振器具有共振频率fr和反共振频率fa。共振频率fr为fr=1/2πL1*C1---(1.2)]]>谐振器的反共振频率fa为fa=fr*1+C1/C0---(1.3)]]>SAW电抗滤波器的基本单元如表示在附图3上所谓的基本环节。基本环节是由在并联支路上具有共振频率frp和从属的反共振频率fap的第一个谐振器R1和在串联支路上具有共振频率frs和从属的反共振频率fas的第二个谐振器R2组成的。将并联支路上的谐振器R1的导纳Yp和串联支路上的谐振器R2的阻抗Zs的频率曲线表示在附图4上。为了产生具有中间频率f0的带通滤波器两个谐振器的共振频率有以下关系fap≈frs≈f0(1.4)原则上将每个基本环节看作为具有接头3-1或者3-2的门1和具有接头3-3或者3-4的门2的双门(见附图3)。同时接头3-1是串联谐振器的输入和接头3-3是输出。并联谐振器的输入是与接头3-1连接的。接头3-2和3-4在不对称运行时代表接地。下面将并联谐振器的输出3-5，谐振器是面向输出的，称为并联谐振器的输出边或者接地边。位于并联谐振器输出边和接地之间的电感Lser反映了实际结构与壳体接地的连接。
按照电抗滤波器类型的SAW滤波器的选择水平一方面由并联支路的静态电容Cop和串联支路的静态电容Cos的比例Cop/Cos确定，另外一方面由连接在后面的(级联的)基本环节确定。
在级联的情况下一般来说将基本环节相匹配地错接在一起，也就是说，各自映像地错接。附图5和附图6表示电抗滤波器的两个例子，在其上各自两个基本环节是级联的。第一个基本环节的输出阻抗5-1(Zout)或者6-1(Zin)与第二个基本环节的输入阻抗5-2或者6-2相等，从而由于错误匹配的损失最小。关于电抗滤波器的基本环节的数目和装置可能有很多结构或者是已知的。
也可以将同样类型的直接位于前后的谐振器(串联谐振器或者并联谐振器)组合为一个谐振器，其中电容的总作用保持不变。按照附图7将一个滤波器的错接相当于按照附图8的一个滤波器的作用。
附图9和10表示了在陶瓷壳体9-0的压电的基质9-1上的SAW-滤波器的典型的实际结构和与结合导线9-8至9-12或者10-9的典型的连接技术。
将并联谐振器R1、R3和R5在输出边9-15至9-17经过结合导线9-9、9-10和9-12与壳体接地衬垫9-4，9-5和9-7连接。
通过典型的结构技术(见附图9和附图10)在并联支路与接地连接例如在基质(芯片)9-1的并联谐振器R5的输出边9-17和在外部的壳体钉9-4的接地10-5之间人们得到一个串联电感。重要的是将芯片上的带状导线的电感部分，结合导线9-9的电感和壳体通孔10-3的电感计算进去。
这些串联电感不仅在通过范围而且也在截止范围影响滤波器的性能。通过范围是f～f0。已知谐振器的共振频率和因此带宽可以通过属于谐振器外部的线路布置改变。与谐振器串联的电感提高了有效的动态电感，从而降低共振频率fr。因为将反共振频率fa只在很小程度上移动，将具有串联电感的谐振器的带宽Δf＝fa-fr放大。在并联谐振器的情况下将SAW-滤波器的带宽也放大。
对于截止范围适合于f＜＜f0和f＞＞f0。在这里将谐振器的等效电路图减小到其静态电容C0，因为在f0之外的串联振荡回路是非常高欧姆的和相当于空运转。与谐振器串联的电感Lser产生在附图11上表示的具有以下共振频率的串联振荡回路fpol=1/2πLser*C0---(1.5)]]>在与并联谐振器串联的电感的情况下这意味着，当频率fpol时滤波器的能量可以直接流向接地，在滤波器曲线上构成所谓的极点，即提高了在截止范围的压缩。在截止范围内的极点的数目对应于具有串联电感的并联支路的数目。只有当不同的乘积∏1＝Lser1*C01和∏2＝Lser2*C02时在频率方面得出可以区别的极点fpol1和fpol2。如果乘积相等，则极点位于同样的频率上，人们得到比在简单极点时具有比较高压缩的双极点fpol＝fpol1＝fpol2。
附图11a表示了在并联支路上的谐振器的衰减性能，在并联支路上一个电感Lser串联在并联谐振器的输出边上。如在附图11b上为了说明极点将谐振器的串联振荡回路去掉，谐振器的共振频率frp等于f0。极点的频率fpol典型的是fpol＞f0，其中f0等于谐振器的共振频率。对于极点人们得到一个高的阻尼。
将按照电抗滤波器类型的SAW-滤波器首先使用在移动无线领域作为高频-滤波器，因为它们在通带范围内有非常小的损失。此外按照电抗滤波器类型的SAW-滤波器作为在移动无线领域的高频-滤波器必须一方面压缩双工频带(当发送滤波器时即接收频带和当接收滤波器时相反是发送频带)和另一方面在地方谐振器频率时(LO)和/或在映像频率时(图像频率)压缩信号，以避免电话中不希望的混频产物。
地方谐振器位于滤波器中间频率f0的上边或下边。与中间频率f0的距离相当于为了信号传播所使用的中频(ZF)。映像频率与中间频率f0的距离为2*ZF。因为在100-400MHz范围内使用瞬时的ZF-频率，SAW-滤波器必须根据在f0范围内的使用加/减100-800MHz典型地有大于30dB的好的阻尼特性。最常见的情况地方谐振器位于中间频率f0的上边。
为了在LO-和/或图像频率范围内达到足够的阻尼有各种可能性。可能性A在于，使一般的选择水平(作为尺度最小的阻尼在通带范围以下大约为f0/2)相应的大。然而大的缺点是，随着选择水平的增加也提高了通带范围的损失。这在大多数情况下对于电话的信号处理是不可以接受的。第二个可能性B是从上述事实得出的，在传统结构技术中存在的电感与并联谐振器产生的极点正巧位于LO-或图像频率上。所使用的ZF-频率是大的频谱时在这种情况下必须有一个可能性，以便将所产生的极点在大约700MHz范围上面改变。
因为在并联支路上的静态电容Cop决定性地确定滤波器性能(通带，匹配和选择水平)，在给定的滤波器要求时它们只在很小的程度上可以改变，同时在截止范围内的极点位置也同时改变。在并联谐振器的输出边和接地之间串联的电感的大小的自由度同样受到限制。由于被迫的微型化和还有成本的原因所使用的芯片越来越小，其后果为，将芯片上的带状导线的电感部分只可以受限制地改变。在壳体中的长度和与之相关的结合连接的电感随着继续微型化同样几乎不再可以改变。此外由壳体通孔产生的电感对于给定的壳体是固定的。
在继续微型化的壳体中按照电抗滤波器类型的SAW-滤波器也不再以足够程度有可能性B，通过在一个大的频率范围f0上面再加上100-800MHz适当地设置极点以保证LO-和/或图像压缩。特别是在未来的连接技术“倒装技术”时，在其中使用撞击连接代替结合导线，不可能在相对低的频率，即在中间频率f0上边100MHz范围内产生极点，因为在这种结构技术中存在的与并联谐振器的输出边串联的电感太小(见公式1.5)和由于必须与50Ω的自适应同样不可能将并联支路上的静态电容选择得足够大。
因此本发明的任务是规定一条途径，如何可以将滤波器构成为，对于确定的LO-和图像频率在可能的100至800MHz范围的上面在中间频率之外可以得到改进的截止范围压缩。特别这条途径应该规定，对于普通的滤波器性能没有比较大的影响将电抗滤波器的极点在所希望的范围接近于中间频率f0移动。
此任务是用按照权利要求1的滤波器解决的。移动极点的有益的结构和方法从其他的权利要求中获悉。
按照本发明由于各自有一个谐振器的并联支路的接地边的输出边在芯片上的连接产生并联支路的耦合，从而可以在大的程度上改变所属极点(此外还被称为“耦合的极点”)的频率位置。因此有可能产生在比较低的频率上有极点的SAW滤波器，这个频率比到目前为止用已经存在的结构决定的按照公式(1.5)的电感的并联支路的串联的错接可以达到低的频率。也有可能将给定的滤波器上的一个或多个极点在给定的滤波器目前可能的频率范围的其他频率范围上面移动。这样用本发明在要求大的选择性的频率上可以准确地产生极点，例如在任意的LO-或者图像频率上。
因此在地方谐振器频率(LO-压缩)时和/或在映像频率(图像压缩)时用非常小的结构决定的电感的极端小的壳体也还可以满足信号压缩的选择性要求。这样当给定的结合电感，导线电感或者壳体通孔电感时可以将一个或多个极点移动到所希望的频率，不必要为此提高串联的电感。此外当然也还可以将串联的电感提高。
此外可以将提供接地连接的数目与所使用的并联支路无关地进行调整，这导致比较小的位置需求。恰巧涉及到新的连接技术(用撞击连接代替结合连接)和新的壳体技术按照本发明的实施形式代表了用微型化壳体达到上述选择性要求的唯一可能性。
下面借助于实施例和所属附图详细叙述按照本发明的极点移动原理。后面的具体实施形式是在按照电抗滤波器类型的SAW-滤波器上应用的例子。
附图表示附图1 单门SAW-谐振器附图2 SAW-谐振器的等效电路图和符号附图3 按照电抗滤波器类型的SAW-滤波器的基本环节附图4 并联-和串联谐振器的共同作用附图5 两个基本环节的级联附图6 两个基本环节的级联附图7 电抗滤波器图附图8 具有减少结构s-p-s-p的电抗滤波器图附图9 没有盖子的壳体中的SAW-滤波器的上视图附图10 通过壳体中的SAW-滤波器的截面图附图11a 极点附图11b 并联支路衰减性能的等效电路图附图12 滤波器的等效电路图附图13 SAW-滤波器衰减性能的等效电路图附图14 表示ΔLser和极点之间关系的图附图15 极点的频率位置与静态电容的关系附图16 具有三个基本环节的滤波器附图17 其在截止范围的等效电路图附图18 其衰减性能附图19 具有四个基本环节的滤波器附图20 其在截止范围内的等效电路图附图21 其衰减性能附图22 具有四个基本环节的滤波器附图23 其在截止范围内的等效电路图附图24 其衰减性能附图25 具有四个基本环节的滤波器附图26 其在截止范围内的等效电路图附图27 其滤波特性附图28 具有四个基本环节的滤波器附图29 其在截止范围内的等效电路图附图30 具有撞击连接的滤波器结构附图31 具有结合连接的滤波器结构在附图12上将按照本发明的简单的滤波器结构，可以是具有其他基本环节的比较大滤波器结构的一段，象征性地表示为等效电路图。在(至少)具有两个并联谐振器R2和R3的两个并联支路上按照本发明已经在芯片(基质)12-8上将输出边12-6和12-7相互电连接。然后才进行例如包括结合连接12-5的与壳体接地衬垫12-4的连接。
在附图13上表示了频率范围f＜＜f0和f＞＞f0的等效电路图，在其中在每个谐振器上只有其静态电容C0起作用。按照电抗滤波器类型的SAW-滤波器的选择性性能可以用简化的等效电路图进行描述。电感Lser相当于并联谐振器在芯片上的连接和壳体接地钉(＝在壳体上接地的连接)外部之间的电感。
两个已经在芯片上电连接的并联支路达到了耦合。这导致了在截止范围上极点频率位置的变化。借助于附图13代表的双门Z的等效电路图可以确定被耦合的极点的频率位置。如果阻抗相当于接地变为零时，于是双门Z有一个极点。
Z21＝0其中Z21是阻抗矩阵中被称为系统的矩阵单元。为了确定Z21可以将双门Z分成为双门Z’和双门Z″的串联。双门Z’包括由三个电容COP1，COP2和Cos的∏-连接。双门Z″只包括电感Lser。因此得出z′21=1jω(Cop2+Cop1+Cop1Cop2Cos)---(2.1)]]>
Z″21＝jωLser(2.2)其中j＝虚拟数和ω＝2πf用Z21＝Z′21+Z″21(2.3)得出z21=1-ω2Lser(CoP2+Cop1+Cop1Cop2Cos)jω(Cop2+Cop1+Cop1Cop2Cos)---(2.4)]]>如果表达式(2.4)的分子变成零1-ω2Lser(Cop2+Cop1+Cop1Cop2Cos)=0---(2.5)]]>Z21变成零。从中人们得到被耦合的极点的频率位置 与到目前为止在芯片上没有与并联支路耦合相比较按照公式(1.5)在芯片上得到极点fpol1=1/2πLser*Cop1---(2.7)]]>和fpol2=1/2πLser*Cop2---(2.8)]]>明显地看出，附加的电容部分Cop1Cop2/Cos和Cop2或者Cop1在同样的电感Lser时将被耦合的极点移动到很低的频率。
数字例子对于已知的电抗滤波器类型的SAW滤波器将极点的频率fpol计算为fpol1=1/2πLser*Cop1=1/2π1nH*4pF=2,52GHz]]>其中将串联电感Lser和静态电容Cop的典型数值假设为1nH和4pF。
如果将两个并联支路耦合，按照公式2.6在Lser和Cop同样假设的数值和Cos同样为4pF时得出fpol2=1/2π1nH*(4pF+4pF+(4pF)2/4pF)=1,45GHz]]>如果一个滤波器有多个并联支路时，这样也可以将多个并联支路相互接地，此外也将这些称为“耦合的并联支路”。相互连接的并联支路的数目和组合对于被被耦合的极点的频率位置起决定性的作用和在选择滤波器结构时应该考虑极点所希望的频率位置。
附图14说明了被耦合的极点与电感Lser大小的关系。两个曲线14-1和14-2说明了同样的滤波器的滤波器性能，其中只选择不同的Lser。与Lser有关地得出极点不同的频率位置，其中属于fpol1的电感Lser1小于Lser2。电感Lser愈大，极点愈加向比较低的频率移动。
在比较小的程度上极点频率位置可以通过改变被耦合的并联支路的静态电容的乘积∏Cp＝Cop1*Cop2(2.9)进行调整。为了不改变带通的滤波器性能和一般的选择水平，改变并联支路上的静态电容的乘积只在保持其和不变的情况下∑Cp＝Cop1+Cop2＝constant (2.10)进行。
可以使用下面的方法将第一个被耦合的并联谐振器的静态电容Cop1提高同样的数值CconstCop1(neu)＝Cop1+Cconst(2.11)如同将第二个被耦合的并联谐振器的静态电容Cop2降低的数值，Cop2(neu)＝Cop2-CconstCconst＜Cop2(2.12)则虽然乘积∑Cp改变了，但是静态电容的和保持不变∑Cp＝Cop1(neu)+Cop2(neu)＝Cop1+Cop2＝constant (2.13)和必须考虑到带通或者一般的选择水平没有改变。
如果被耦合的极点需要比较大的频率移位时，可以改变参与的静态电容Cop1，Cop2或Cos。如果比两个准备耦合的并联谐振器存在多个并联谐振器时，则可以将Cop1+Cop2的和提高(或者降低)和为了平衡将没有被耦合的并联谐振器的静态电容这样降低(或者提高)，使在并联支路上的所有静态电容的总和保持不变。从而将一般的选择水平保持不变。
附图15表示，如何在恒定的电感Lser时通过减小被耦合的并联支路上的静态电容Cop1+Cop2的和将被耦合的极点的频率提高一个系数1.2。为了平衡相应地提高其他并联支路的静态电容。
移动被耦合的极点的其他可能性在于，有意识地将一个并联谐振器P分开为两个单个的相互并联的谐振器P’和P″，其中被分开的单个的谐振器的电容的和等于原来的电容CopCop＝C′op+C″op如果将并联谐振器中的一个P’与其他的并联谐振器耦合，然而不是与并联谐振器P″耦合，则被耦合的极点的频率位置借助于被分开的并联谐振器P’和P″的静态电容的划分系数C’op/C″op进行调整，因为只有C’op对于被耦合的极点的频率位置有影响。
在被耦合的并联支路之间可以安排一个单个的或多个串联的谐振器。因为位于被耦合的并联谐振器之间的静态电容Cos的大小，按照公式2.6也影响被耦合的极点的频率位置，用下面的方法同样可以移动被耦合的极点的频率位置。
如果位于被耦合的并联支路的串联谐振器S的外边或之间存在其他的串联谐振器Sn，则可以提高(或者降低)其静态电容Cos和为了平衡将不是位于被耦合的并联谐振器之间的串联谐振器Sn的静态电容这样降低(或者提高)，在串联谐振器上所有静态电容的总和保持不变。从而将一般的选择水平保持不变和将被耦合的极点的频率位置改变。
如已经叙述过的并联支路上的静态电容Cp和串联的电感Lser(在并联支路在芯片上的连接和壳体的外部连接之间的)的变化范围是受限制的。因此同样也适合于可以将极点移动的频率范围。与当代技术水平的已知措施相反然而按照本发明所达到的极点的频率位置的变化范围也在极端微型化的壳体中制造应用作为移动无线领域的高频-滤波器的SAW滤波器所要求的LO-和图像压缩成为可能。
在下面现在叙述按照本发明滤波器的具体实施形式。
实施形式1(也见附图16-18)人们使用具有三个基本环节的结构。将第一个基本环节这样连接在输入门16-1上，不仅并联支路而且串联支路与输入门有一个连接。将第二个基本环节按照匹配要求Zaus＝Zein连接。用同样的方法进行第三个基本环节。因此与输入门不同的是只将一个串联支路直接与输出门连接。从输入到输出得到串联谐振器的一个顺序p-s-s-p-p-s，其中p代表并联谐振器和s代表串联谐振器。原则上可以将输入门和输出门交换不会改变滤波器特性，此时得到的顺序为s-p-p-s-s-p。
如已知的也可以将同样的谐振器在保持其电容作用情况下进行组合。因此得到具有最小谐振器数目的以下结构p-s-p-s 或者s-p-s-p但是具有谐振器部分组合的中间形式也是可能的p-s-p-p-s 或者s-p-p-s-pp-s-s-p-s 或者s-p-s-s-p为了简单起见下面将实施形式只还借助于最小的谐振器数目和没有附加指出输入门和输出门的可交换性进行叙述和表示在附图上。此外本发明还包括按照上述刚刚叙述过例子的改进。
附图16象征性地表示实施形式1的结构。将两个并联支路已经相互电连接在芯片上和随后才进行与壳体的连接。将f＜＜f0和f＞＞f0范围内的选择性能的等效电路图表示在附图17上。电感Lser相当于并联谐振器在芯片上的连接和在壳体接地钉外部之间的一个电感。
滤波器有在附图18上表示的曲线18-1的滤波器特性。与滤波器特性18-2比较(相当于在附图8上表示的滤波器)，在其上并联支路没有连接在芯片上，明显地显示出由于将并联支路连接在芯片上如何将极点的频率位置在具有典型电感Lser＝1.0nF的截止范围内移动。在垂直线之间的频率范围(在比较低的ZF-频率时LO-压缩和图像压缩的典型的频率范围)将选择性提高了大于10dB。
实施形式2(也见附图19-附图21)在附图19上象征性地表示了按照本发明第二个实施形式的结构，在其上使用了具有四个基本环节的结构。第一个基本环节是这样连接在输入门19-1上的，不仅并联支路而且串联支路也与输入门有一个连接。将第二个基本环节按照匹配要求Zaus＝Zein连接。用同样的方法跟随着基本环节三和四。因此同样与输入门一样不仅将并联支路而且将串联支路直接连接在输出门19-3上。从输入到输出得出谐振器的一个顺序如下p-s-p-s-p其中p代表并联谐振器和s代表串联谐振器。已经将同样类型的谐振器组合在一起。
将三个并联支路中的两个已经相互电连接在芯片上和随后才经过电感Lser跟随着与壳体的连接。将余下的并联支路与之无关地经过电感Lser1与壳体连接。将f＜＜f0和f＞＞f0范围内的选择性的等效电路图表示在附图20上。电感Lser2相当于并联谐振器在芯片上的连接(在附图上由虚线表示)和壳体外部之间的电感。
在附图21上曲线21-1表示了附图19滤波器的滤波特性。与滤波曲线21-2比较，在其上并联支路没有连接在芯片上，明显地显示出由于将这里的三个并联支路中的两个连接在芯片上如何将极点的频率位置在具有典型电感Lser＝1.0nF的截止范围内移动到比较低的频率。在垂直线之间的频率范围(在比较低的ZF-频率时LO-压缩和图像压缩的典型频率范围)将选择性提高了大于10dB。
实施形式3(也见附图22-附图24)在附图22上象征性地表示了按照本发明的实施形式3的结构。人们使用了具有四个基本环节的结构。将第一个基本环节这样连接在输入门22-1上，只有串联支路有与输入门的连接。将第二个基本环节按照匹配要求Zaus＝Zein连接。用同样的方法跟随着基本环节三和四。因此同样与输入门一样只有串联支路直接与输出门22-3连接。从输入到输出得到谐振器的一个顺序如下s-p-s-p-s其中p代表并联谐振器和s代表串联谐振器。已经将同样类型的谐振器组合在一起。将两个并联支路已经相互电连接在芯片上和随后才跟随着与壳体的连接。将f＜＜f0和f＞＞f0范围内的选择性的等效电路图表示在附图23上。在附图23上的滤波器有一个滤波特性，这是由附图24上的曲线24-1表示的。与滤波曲线24-2比较，在其上并联支路没有连接在芯片上，明显地显示出由于将两个并联支路连接在芯片上如何将极点的频率位置在具有典型电感Lser＝1.0nF的截止范围内移动。在垂直线之间的频率范围(在高的ZF-频率时LO-压缩和图像压缩的典型频率范围)将选择性提高了大于8dB。
实施形式4(也见附图25-附图27)在附图25上象征性地表示了按照本发明实施形式4的结构。人们使用了具有四个基本环节的结构。将第一个基本环节这样连接在输入门25-1上，只有具有谐振器RS1的串联支路有与输入门的一个连接。将第二个基本环节由于匹配要求Zaus＝Zein映像地连接。用同样的方法跟随着基本环节三和四。因此同样与输入门一样只有一个串联支路直接连接在输出门25-3上。从输入到输出得出谐振器的一个顺序如下s-p-s-p-p-s已经将同样类型的谐振器组合在一起，然而与实施形式3相反将一个并联支路有意识地重新分开。分开是这样进行的，将每个并联谐振器Rp2和Rp3构成具有自己的电输入和输出的一个自己的双门。将与谐振器RP1组合在一起的并联支路与没有组合在一起的两个并联支路(Rp2)已经在芯片在点25-2上相互电连接和随后才经过电感Lser1跟随着与壳体的连接。将余下的并联支路(Rp3)与之无关地与壳体连接。将f＜＜f0和f＞＞f0范围内的选择性的等效电路图表示在附图26上。电感Lser1相当于并联谐振器Rp1和Rp2在芯片上的连接和壳体外部之间的电感。
在附图25上的滤波器有一个滤波特性，这是由曲线27-1表示的。与滤波曲线27-2比较，在其上并联支路的输出边没有连接在芯片上，明显地显示出由于将三个并联支路中的两个连接在芯片上如何将极点的频率位置在具有典型电感Lser＝1.0nF的截止范围内移动。在垂直线之间的频率范围(在高的ZF-频率时LO-压缩和图像压缩的典型频率范围)将选择性提高了大于10dB。
实施形式5(也见附图28-30)在附图28上象征性地表示了按照本发明实施形式5的结构。人们使用了具有四个基本环节的结构。将第一个基本环节这样连接在输入门28-1上，只有串联支路与输入门有一个连接。将第二个基本环节按照匹配要求Zaus＝Zein连接。用同样的方法跟随着基本环节三和四。因此同样与输入门一样只有串联支路直接连接在输出门28-3上。从输入到输出得出谐振器的一个顺序如下
s-p-s-p-p-s已经将同样类型的谐振器组合在一起，然而类似于在实施形式4中将一个并联支路有意识地重新分开。但是不分开为两个相互无关的并联支路，而更多地是用三门的形式。两个并联谐振器的输入是由共同的连接导线板28-4构成的，激励的交叉指型转换器位于其上。将输出的连接导线板分成两个总线柱28-5和28-6，其中每个总线柱对应于两个并联谐振器中一个的输出。
将具有谐振器Rp1的并联支路与没有组合在一起的并联谐振器Rp2已经在芯片上在接地输出28-2上相互电连接。随后才跟随着与壳体的连接。将余下的具有并联谐振器Rp3的并联支路与之无关地与壳体连接。将f＜＜f0和f＞＞f0范围内的选择性的等效电路图表示在附图29上。原则上可以与附图26上的等效电路图比较。电感Lser1相当于并联谐振器Rp1和Rp2在芯片上的连接和壳体外部之间的电感，电感LSER2是没有被耦合的谐振器Rp3和壳体接地钉外部之间的其他的电感。
在附图28的滤波器有一个滤波特性，这与附图26的滤波器没有区别和因此在附图27上是由曲线27-1表示的。与实施形式4相反在这里表示了将并联谐振器分开的另外的形式，这主要是在布局上，但是在选择性能的作用上没有区别。
附图31部分地表示了按照本发明滤波器结构在基质上的简化上视图。将谐振器R表示为交叉指型转换器。在并联支路上的两个被耦合的谐振器Rp1和Rp2是相互电连接地连接在基质上和有一个共同的接地连接31-1，这通过一个结合导线31-2，这代表了电感Lser的一部分，与接地连接面31-3连接。在基质上的连接在这里是通过一个带状导线实现的，但是也可以包括一个结合导线。固然在这里只表示了两个被耦合的谐振器，本发明也包括具有多于两个被耦合的谐振器的滤波器。
实施形式6现在叙述按照本发明的第六个实施形式，这在附图30上部分地表示的。人们使用按照电抗滤波器类型的SAW-滤波器具有至少两个并联支路。在所有存在的并联支路R2和R3中的至少两个已经在芯片上的并联谐振器的电的输出边(30-3和30-4)相互电连接。随后才跟随着与壳体的连接30-5。将余下的并联支路与之无关地与壳体连接。芯片(30-1)与壳体的连接与到目前为止的结合连接不同，而是通过撞击连接(30-5)建立的。
在f＜＜f0和f＞＞f0范围内的选择性能的等效电路图相对于普通的实施例没有改变和从附图13中看出。电感Lser相当于并联谐振器在芯片上的连接和壳体接地钉外部之间的电感。在撞击技术的结构中的电感Lser的数值相对于用结合连接的结构显著地减小，因为撞击连接本身与结合连接相反几乎不存在电感。只还留下在芯片上的带状导线的感应部分和到外部的壳体接地钉的壳体通孔的电感。
原则上所有到目前为止叙述的实施形式和具有多于四个基本环节的具有至少两个已经在芯片上电连接的并联支路在输出边也用撞击技术的连接实现。滤波器特性原则上也是可以比较的，然而串联电感Lser可以达到的数值比较小。为了达到例如在LO-压缩和/或图像压缩范围内所要求的选择性，更加有必要将按照本发明的方法使用在有目的地改变截止范围上。此外本发明提供的优点是，必要的接地撞击的数目和因此减小接地连接的芯片面积。从而还可以将整个SA-滤波器继续微型化。
权利要求
1.按照电抗滤波器类型的SAW-滤波器，具有至少构成在压电基质上(12-8)上的一个基本环节(R1，R2)，这个基本环节包括在并联支路上的第一个SAW-谐振器(R2)和在串联支路上的第二个SAW-谐振器(R1)，具有在其他并联支路上的第三个SAW-谐振器，具有构成在基质上的在并联支路上的第一个SAW-谐振器(R1)和在其他的并联支路上的第三个SAW-谐振器(R3)的接地边(12-6，12-7)的电连接，其中电连接是在连接(12-5)在壳体之前进行的。
2.按照权利要求1的SAW-滤波器，在其上电连接包括在基质上的一个带状导线。
3.按照权利要求1或2的SAW-滤波器，在其上电连接包括在基质两个衬垫之间的结合连接。
4.按照权利要求1至3之一的SAW-滤波器，在其上至少两个电的与接地边连接的并联谐振器的两个静态电容Cop1和Cop2相互是有区别的Cop1≠Cop2。
5.按照权利要求1至4之一的SAW-滤波器，在其上将一个并联谐振器P分成为两个单个的并联谐振器P’，P″和单个的并联谐振器P’在输出边与至少一个其他的并联谐振器在接地边是电连接的。
6.按照权利要求1至5之一的SAW-滤波器，在其上至少两个并联谐振器的电连接的接地边的壳体连接包括一个结合连接。
7.按照权利要求1至5之一的SAW-滤波器，在其上至少两个并联谐振器的电连接的接地边的壳体连接包括一个撞击连接。
8.按照权利要求1至7之一的SAW-滤波器，这个是用倒装技术装配在壳体中的。
9.按照权利要求8的SAW-滤波器，在其上整个滤波器的大小小于或等于2.5×2.0mm2。
10.按照上述权利要求之一的SAW-滤波器上极点移动的方法，在其上将至少一个被耦合的并联谐振器的静态电容Cop提高或者降低和为了平衡将一个或多个没有被耦合的并联谐振器的静态电容这样降低或提高，使所有并联谐振器的静态电容的总和∑Cop保持不变。
11.按照上述权利要求之一的方法，在其上将至少一个在并联支路上的两个与接地边连接的谐振器之间的串联谐振器的静态电容Cos相对于一个输出值提高或者降低和为了平衡将没有在串联支路上位于被耦合的并联谐振器之间的串联谐振器的一个或多个静态电容这样降低或提高，使所有串联谐振器的静态电容的总和∑Cos保持不变。
12.按照权利要求5和10或11的方法，在其上将并联支路上的一个谐振器分成为并联谐振器P’和P″和在其上通过被分开的并联谐振器P’和P″的静态电容的划分系数将两个被耦合的并联谐振器中的一个的静态电容Cop改变和因此将被耦合的极点的频率位置进行调整。
13.按照上述权利要求之一的方法，在其上将电连接在输出边上的并联谐振器的静态电容Cop1和Cop2的乘积∏Cop这样改变，用第二个并联谐振器的静态电容Cop2降低的同样数值Cconst将第一个并联谐振器的静态电容Cop1提高，则静态电容的和保持不变。
全文摘要
建议了在按照电抗滤波器类型的SAW－谐振器上在两个并联支路上具有至少两个SAW－谐振器(R2,R3)和在一个串联支路上具有一个SAW－谐振器(R1),在连接在壳体之前安排了将并联支路的两个SAW－谐振器(R2,R3)的接地边(12－6,12－7)的电连接构成在基质上,以达到将属于并联支路的极点移动到比较低的频率的目的。
文档编号H03H9/25GK1360755SQ00810319
公开日2002年7月24日 申请日期2000年7月6日 优先权日1999年7月13日
发明者P·塞梅尔 申请人:埃普科斯股份有限公司