真空荧光显示器的驱动电路的制作方法

专利名称：真空荧光显示器的驱动电路的制作方法
技术领域：
本发明涉及一种真空荧光显示器的驱动电路。
背景技术：
真空荧光显示器(此后称之为“VFD”)是一种自发光型显示设备，用于通过在真空室中向其上施加电压使被称为灯丝的直接加热型阴极产生热量而使灯丝发射热电子、并且通过利用栅格电极(gridelectrode)来加速热电子而使热电子与阳极(分段(segment))电极上的荧光材料碰撞并使其发光，来显示所需的图案。VFD在可见性、多着色、低操作电压、可靠性(环境电阻)等方面具有极佳的特性，并且在诸如汽车、家用器具和消费品的各种应用和领域中使用。
对于VFD，作为将电压施加到其灯丝上的一个方案(1)，已经提出了脉冲驱动方案。脉冲驱动方案是其中将通过对与灯丝的普通额定电压相比相当高的DC电压进行斩波产生的脉冲电压(此后，称之为“灯丝脉冲电压”)施加到灯丝上的一种方案，并且所述方案具有以下特征发光状态具有较小的强度梯度等。
图13示出了传统的脉冲驱动方案。如该图所示，在传统的脉冲驱动方案中，根据参考时钟信号(外部振荡器30的振荡时钟或外部控制器40的系统时钟)，在外部振荡器30和外部控制器40中设置具有恒定占空比的灯丝脉冲电压，并且将该灯丝脉冲电压持续施加到灯丝11上。
作为利用诸如外部振荡器30或外部控制器40的传统驱动方案的VFD驱动电路(此后，称之为“传统VFD驱动电路”)的实例，存在一种在日本专利申请未审公开No.2002-108263中公开的技术。
此外，在传统VFD驱动电路中，配备了一种用于调节VFD 10的强度的机制，从而当操作VFD 10时，响应周围环境条件(诸如环境发光强度)，以适当强度来使VFD 10进行显示。作为用于调节VFD 10的强度的机制，通常使用一种被称为“栅格调光”的方案和一种被称为“阳极调光”的方案，在“栅格调光”的方案中，对施加到栅格电极12上的电压(此后，称之为“栅格电压”)的占空比进行调节，而在“阳极调光”的方案中，对施加到分段(阳极)电极13上的电压(此后，称之为“分段电压”)的占空比进行调节。在下文中，将栅格调光和阳极调光统称为“调光”。
这里，例如，传统VFD驱动电路根据如图12(a)所示的调光器调节数据和调光器值的参考表来执行调光。调光器调节数据是与能够设置栅格电压和分段电压的占空比、并且当由外部设备来执行调光时指定给VFD驱动电路的值关联的数据。调光器调节数据可以是响应诸如10位二进制数据(DM0～DM9)的调光分辨率的位数的二进制数据，在所述10位二进制数据中，图12(a)所示的DM0是LSB(最低有效位)。另一方面，调光值是如上所述可以设置为占空比的值，并且可以利用如图12(b)中的波形图所示的脉冲宽度TW和脉冲周期T，将其定义为“脉冲宽度TW/脉冲周期T”。
＝＝第一任务＝＝图14示出了在传统VFD驱动电路将具有恒定占空比的灯丝脉冲电压持续施加到灯丝11上的状态下，在执行调光以使栅格电压和分段电压的占空比减小为“1/2”、“1/4”、“1/8”的情况下的主要信号的波形图。该图中所示的栅格电压和分段电压都处于高电平H的时间段表示处于同时驱动栅格电极12和分段电极13的电压的时间段(此后，称之为“启动时间段”)，并且在该时间段内，假定在受到驱动的分段电极13上的荧光材料发光，并且在VFD 10上显示所需的图案。
这里，在启动期间，在灯丝脉冲电压处于高电平H的时间段内，由于灯丝之间的电压差，减小了VFD 10的强度，并且栅格电极和分段电极变小。此外，如图14所示，启动时间段变短，并且随着栅格电压和分段电压的占空比的减小，在启动时间段中，其中灯丝脉冲电压处于高电平H的时间段的比率增加。因此，如上所述的VFD 10的强度减小变得相当明显(要说的是，栅格电压和分段电压的占空比“1/8”是最小阈值。)。
即，在传统的VFD驱动电路中，执行调光以使栅格电压和分段电压的占空比减小，以便减小VFD 10的强度。在这种情况下，由于灯丝脉冲电压处于高电平H的时间段的占用比受到影响而变得在启动时间段中大于基于调光的VFD 10强度的减小率，VFD 10强度的减小率变得更大。因此，对于传统的VFD驱动电路，问题在于当启动时间段较短时，通过调光来执行所需的强度调节。
＝＝第二任务＝＝在传统的VFD驱动电路中，对灯丝脉冲电压进行设计，以便将其以恒定占空比施加到灯丝上，同时由于用于驱动灯丝的元件的振动和热特性和灯丝电源电压等造成了占空比的波动。此外，由于占空比的波动，灯丝脉冲电压的有效值超出了为其额定值所定义的公差(例如，额定值±大约10％)，并且产生了VFD显示器强度等级的恶化以及由于灯丝的老化而缩短了VFD显示器的寿命的问题。
于是，近年来，对于VFD驱动电路而言，进一步提高可靠性的需求已经得到增加。因此，为了解决这些问题，需要配置一种机制来以适当的定时精细地调节灯丝脉冲电压的占空比(提高分辨率)。在传统的VFD显示电路中，能够通过把将要设置灯丝脉冲电压的参考时钟频率的频率设置得较高，来提高与调节灯丝脉冲电压的占空比相关的分辨率。
然而，在传统的VFD驱动电路中，功率消耗增加，同时，当为了提高与灯丝电压的占空比相关的分辨率而将参考时钟信号的频率设置在太高的频率时，产生了诸如无线电等干扰设备的噪声。另一方面，当将参考时钟信号的频率设置在较低频率(使周期更长)时，灯丝脉冲电压的频率要会减小。因此，灯丝脉冲电压的频率达到了可听到的频带(通常为20kHZ或更低)，并且从灯丝中产生了声音噪声。
如上所述，对于调节参考时钟信号的频率的方法，可能会出现上述问题。因此，要寻求一种新的技术来用于对灯丝脉冲电压的占空比进行调节的机制。

发明内容
为了解决上述问题，本发明的主要方面提出了一种用于具有灯丝、栅格电极和分段电极的真空荧光显示器的驱动电路，所述驱动电路包括灯丝驱动单元，用于驱动灯丝；栅格驱动单元，用于对栅格电极进行脉冲驱动；分段驱动单元，用于对分段电极进行脉冲驱动；以及控制单元，用于以适当的定时使灯丝的输出有效或无效。
在使灯丝驱动单元的输出无效的情况下，当到达分别由栅格驱动单元和分段驱动单元对栅格电极和分段电极进行驱动的电压时，并且当到达该电压的时间段TW短于预定时间段时，控制单元使灯丝驱动电路的输出在时间段TW内无效。控制单元能够根据从外部接收到的数据对用于对灯丝进行脉冲驱动的脉冲驱动信号的脉冲宽度和/或脉冲周期进行设置。
根据本发明，能够提高利用其灯丝的脉冲驱动方案的真空荧光显示器的驱动电路的便利性和可靠性，从而能够提供真空荧光显示器的可用驱动电路。
通过理解以下描述和附图，本发明的其他特征将变得清楚。


参考以下描述、所附权利要求和附图，本发明的上述和其他特征、方面和优点将得到更为清楚的理解图1示意地示出了包括根据本发明实施例的用于真空荧光显示器的驱动电路的系统结构；图2是根据本发明实施例，在外部控制器和真空荧光显示器之间的数据传送格式的时序图；图3是根据本发明实施例的真空荧光显示器的驱动电路的方框图；图4是根据本发明实施例的灯丝脉冲控制单元的方框图；图5是示出了根据本发明实施例的灯丝脉冲控制单元的操作的时序图；图6示出了根据本发明实施例的FPD控制单元的结构；图7是示出了根据本发明的实施例的FPD控制单元的操作的时序图；图8是示出了脉冲驱动信号的波形的图；图9是根据本发明的实施例，与脉冲宽度数据的设置相关的参考表；图10是根据本发明的实施例，与脉冲周期数据的设置相关的参考表；图11示出了根据本发明实施例的灯丝脉冲控制单元的结构；图12是调光器调节数据和调光器值的参考表；图13示出了真空荧光显示器的传统驱动电路；以及图14示出了真空荧光显示器的每个电极的电位的关系。
具体实施例方式
现在将参考附图详细描述本发明的实施例。
<系统结构>
图1示意地示出了作为本发明的实施例的包括VFD驱动电路20的系统的结构。如图所示，将对以下情况进行描述假定按照动态驱动方案来驱动栅格电极12和分段电极13，驱动栅格电极12的栅格驱动信号的占空比(脉冲宽度/重复周期)是“1/2”(即，栅格(列)是两列)，将本发明实现为支持“90”个分段输出的VFD驱动电路20。
根据本发明的VFD驱动电路20不局限于具有上述数量的栅格(两列)和所述数量分段(90个分段)的VFD驱动电路，并且对栅格电极12和分段电极13的驱动可以与动态驱动方案或静态驱动方案的驱动方案进行组合。例如，在采用静态驱动方案的情况下，所有列显示由具有与分段数相同数量的分段电极13和一个(1)栅格电极12来执行。在这种情况下，将恒定电压(栅格电压)施加到所述一个(1)栅格电极12。
在诸如由Sangyo Tosho所写的《Display Technologies SeriesVacuum Fluorescent Display 8.2 The Basic Driving Circuits》(154～158页)中描述了上述动态驱动方案和静态驱动方案的概况。
对于VFD驱动电路的外围电路，将按照VFD 10、外部振荡器30、外部控制器40和开关元件50的顺序对这些组件进行描述。
VFD 10包括灯丝11、栅格电极12和分段(阳极)电极13。通过经由开关元件50根据脉冲驱动方案来施加灯丝脉冲电压，对灯丝11进行加热，并且该灯丝发射热电子。栅格电极12充当用于选择列并加速和阻止由灯丝11发射的热电子的电极。分段电极13充当用于选择分段的电极。然而，按照要显示的图案将荧光材料涂覆在分段电极13的表面上，并且通过由栅格电极12对热电子进行加速并使其与荧光材料碰撞而使荧光材料发光，来显示所需要的图案。
此外，在VFD 10中，针对每一列，分别从栅格电极12中单独地抽出引线，同时从分段电极13中抽出使对应于每一列的分段彼此内部相连的引线。从栅格电极12和分段电极13抽出的这些引线分别与VFD驱动电路20的相应输出接线端(栅格输出接线端是G1～G2，而分段输出接线端是S1～S45)相连。
外部振荡器30是包括电阻器R、电容元件C等的RC振荡器，并且通过与VFD驱动电路20的振荡器接线端(OSCI接线端、OSCO接线端)相连而构成了RC振荡电路。外部振荡器30可以是每一个都具有指定振荡频率的石英晶体振荡器或陶瓷振子，并且可以构造作为自身驱动振荡单元晶体或陶瓷振荡电路。此外，外部振荡器30可以是向VFD驱动电路20提供用于外部驱动振荡的时钟信号的外部驱动振荡单元。
外部控制器40是如微型计算机等不包含任何VFD驱动元件的设备，该外部控制器通过用于传送串行数据的数据总线与VFD驱动电路20相连，并且以预定的数据传送格式向VFD驱动电路20传送驱动VFD 10所需的信号。外部控制器40和VFD驱动电路20之间的数据传送不局限于以上所述的串行数据传送，而是可以是并行数据传送。
开关元件50是P沟道MOS型FET(场效应管)，其栅极接线端与VFD驱动电路20的FPCON接线端相连，输出稍后所述的脉冲驱动信号。开关元件50不局限于P沟道MOS型FET，例如，可以使用N沟道MOS型FET，此外，可以使用组合在一起的N沟道MOS型FET和P沟道MOS型FET。另外，开关元件50响应从VFD驱动电路20的FPCON接线端所提供的脉冲驱动信号，通过执行开/关操作，从灯丝电源电压VFL中产生要施加到VFD 10的灯丝11上的灯丝脉冲电压。
图1所示的VFD驱动电路20的FRR接线端是用于响应开关元件50的输入/输出特性来设置从FPCON接线端输出的脉冲驱动信号的极性的输入接线端，例如，如图1所示，在采用P沟道MOS型FET作为开关元件50的情况下，将FRR接线端与电源电压VDD相连(高电平“H”-固定的)。此外，在采用N沟道MOS型FET作为开关元件50的情况下，将FRR接线端与“地”相连(低电平“L”-固定的)。
图2示出了外部控制器与VFD驱动电路20之间的数据传送格式的时序图。如图所示，该数据传送格式具有与栅格电极G1相关的序列(此后，称为“G1序列”)和与栅格电极G2相关的序列(此后，称为“G2序列”)。数据传送格式并不局限于上述格式，而可以同时执行G1序列和G2序列。
将对G1序列和G2序列进行示意性的描述。
首先，在G1序列中，外部控制器40与同步时钟信号CL一起，向VFD驱动电路20传送赋予VFD驱动电路20的总线地址(8位)。VFD驱动电路20识别所接收到的地址是否为赋予该电路20本身的总线地址。然后，在电路20识别了作为赋予电路20本身的总线地址的总线地址时，电路20接收附加在来自外部控制器40的接收总线地址上传输的控制命令(控制数据等，稍后描述)，作为电路20自身的控制命令。如上所述，总线地址是赋予每个相应IC的特定地址，在外部控制器40与多个IC连接在相同总线的实施例中，将总线地址用于外部控制器40以控制相同总线上的多个IC。
接下来，外部控制器40通过肯定(使其处于H电平)芯片使能信号CE使VFD驱动电路20处于使能(选中)状态，然后，传输针对栅格电极G1的45位显示数据(D1～D45)、用于VFD驱动电路20的每个控制的16位控制数据等。作为16位控制数据，保存了10位调光器调整数据(DM0～DM9)作为用于调整VFD 10的强度的数据、栅极标识符DD(例如，“1”表示栅格电极G1，而“0”表示栅格电极G2)等。因此，外部控制器40通过否定(使其处于L电平)芯片使能信号CE使VFD驱动电路20处于禁用(未选中)状态，因此，终止了同步时钟信号CL的传输，从而，终止G1序列。
另一方面，在G2序列中，在与上述G1序列相同的过程中，传输与栅格电极G2相关的45位显示数据(D46～D90)。在G2序列中，从VFD驱动电路20中传送的控制数据包括稍后描述的FPD(灯丝脉冲禁用)设置数据、7位脉冲周期数据Cn(C0～C6)、4位脉冲宽度数据Wn(W0～W3)等。
<VFD驱动电路>
图3示出了按照本发明脉冲驱动方案的VFD驱动电路20的方框图。
VFD驱动电路20包括接口单元201、振荡电路202、驱动电路203、定时发生器204、移位寄存器205、控制寄存器206、锁存电路207、多路复用器208、分段驱动器209、栅极驱动器210、调光器控制单元211、灯丝脉冲控制单元212。
接口单元201是用于与外部控制40传输/接收如图2所示的数据的接口单元。
振荡电路202通过将外部振荡器30与针对振荡器的接线端(OSCI、OSCO)相连，来产生VFD驱动电路20的参考时钟信号。由除法电路203将此参考时钟信号分频为预定的分频数，并提供给定时发生器204。将参考时钟信号(振荡时钟)的频率设置在音频带或以上，从而在灯丝11处并不产生声音噪声，同时，将该频率设置在考虑到VFD驱动电路的功率消耗和无线电噪声的影响的预定上限频率以下。
定时发生器204根据由除法电路203提供的信号输出用于确定驱动栅格电极G1～G2的信号(此后，称为“栅格驱动信号)的定时等的信号(此后，称为“内部时钟信号A”)和用于确定灯丝脉冲控制单元212中的稍后所述的脉冲驱动信号的定时的信号(此后，称为“内部时钟信号B”)等。
移位寄存器205将由接口单元201针对上述G1和G2序列中的每一个而分别接收到的45位显示数据(D1～D45或D46～D90)和16位控制数据(调光器调整数据(DM0～DM9)等)转换为脉冲数据，并将该脉冲数据提供给控制寄存器206、锁存电路207、灯丝脉冲控制单元212等。16位控制数据包含调光器调节数据、FPD设置数据、脉冲宽度数据、脉冲周期数据、栅格标识符DD等。
控制寄存器206存储由移位寄存器205提供的32位(16位×2)控制数据。将包含在控制数据中的调光器调整数据(DM0～DM9)提供给调光器控制单元211。
锁存电路207保存由移位寄存器205提供的与栅格电极G1相关的45位显示数据和与栅格电极G2有关的45位显示数据。即，锁存电路207保存针对与驱动栅格电极G1和G2有关的重复循环中的每一个的90位显示数据。
多路复用器208在由锁存电路207保存的90位显示数据中选择与要驱动的栅格电极G1或G2相关的45位显示数据，并在用于驱动栅格电极G1和G2中的每一个的定时，将其提供给分段驱动器209。
分段驱动器209根据由多路复用器208选中并提供的45位显示数据，形成用于驱动分段电极S1～S45的信号，并将其输出给分段电极S1～S45。用于驱动分段电极S1～S45的信号可以是要施加在分段电极S1～S45上的电压(此后，称为“分段电压”)或是要提供给插入在分段驱动器209和分段电极S1～S45之间的驱动元件的控制信号(此后，将分段电压和控制信号统称为“分段驱动信号”)。
栅格驱动器210根据从定时发生器204提供的内部时钟信号A来形成栅格驱动信号，并且将其输出到栅格电极G1～G2。可以将用于驱动栅格电极G1～G2的信号作为电压(此后，称之为“栅格电压”)施加到栅格电极G1～G2，或者施加要提供给插入在栅格驱动器210和栅格电极G1～G2之间的驱动元件的控制信号(此后，栅格电压和控制信号统称为“栅格驱动信号”)。
调光器控制单元211根据由控制检测器206提供的调光器调整数据(DM0～DM9)调整栅格驱动信号与分段驱动信号的占空比。
灯丝脉冲控制单元212根据由定时发生器204提供的内部时钟信号B，形成用于脉冲驱动灯丝11的脉冲驱动信号，并将其输出给切换元件50。灯丝脉冲控制单元212根据由FPR接线端提供的信号，设置脉冲驱动信号的极性。例如，当FPR接线端处于低电平“L”时，脉冲驱动信号具有图8所示的波形。
根据本发明的VFD驱动电路20具有以适当的定时使输出到开关元件50的脉冲驱动信号有效或无效的功能。该功能主要在灯丝脉冲控制单元212处实现。下面将详细描述脉冲控制单元212所具有的功能。
<第一实施例>
＝＝灯丝脉冲控制单元＝＝作为根据本发明的第一实施例，在使脉冲驱动信号无效的情况下，灯丝脉冲控制单元212具有只在栅格电极12和分段电极13处于对其进行驱动的电压(此后，称之为“启动时间段”)的时间段内使其无效的功能。
图4示出了作为根据本发明第一实施例的灯丝控制单元212的示意方框图。
如图所示，灯丝脉冲控制单元212包括脉冲驱动信号发生单元70、FPD(灯丝脉冲禁用)控制单元60和脉冲驱动信号极性设置单元110。
脉冲驱动信号发生单元70根据从定时发生器204提供的内部时钟信号B来产生具有预定占空比的脉冲驱动信号。
FDD控制单元60包括FPDIS信号发生单元80，用于产生用来设置使脉冲驱动信号无效的时间段的信号(此后，称之为“FPDIS信号”)；“与非”元件90，作为能够响应从外部控制器40接收到的FPD设置信号来设置FPDIS信号的有效和无效的单元；以及“与”元件100，作为能够响应“与非”元件90的输出来设置由脉冲驱动信号发生单元70产生的脉冲驱动信号有效和无效的单元。
FPD设置数据表示能够将其自身功能设置为有效或无效以使根据本发明的脉冲驱动信号只对于启动时间段无效的数据，例如，该数据可以是如上所述的能够在“与非”元件90处设置FPDIS信号的有效或无效的数据。对FPD设置数据进行设置，从而当其处于高电平H时，该数据使脉冲驱动信号只对于启动时间段无效，而当其处于低电平L时，该数据使脉冲驱动信号有效而与启动时间段无关。
当从外部控制器40接收到的FPD设置数据被设置在高电平H时，根据上述结构的FPD控制单元60通过在启动时间段内将其固定在预定电平(例如，高电平)，使由脉冲驱动信号发生器70产生的脉冲驱动信号无效。FPD控制单元60不局限于上述结构，并且可以是能够实现上述逻辑的结构。
脉冲驱动信号极性设置单元110包括“异或”元件，并且响应输入到FPR接线端的信号电平来设置脉冲驱动信号的极性。如图所示，在采用P沟道型FET作为开关元件50的情况下，当P沟道MOS型FET导通时，脉冲驱动信号极性设置单元110将从FPCON接线端输出的脉冲驱动信号的极性设置为低电平L，而当P沟道MOS型FET截止时将所述极性设置为高电平H。脉冲驱动信号极性设置单元110不局限于“异或”元件，并且可以是能够实现上述逻辑的其他元件。
图5示出了说明具有上述结构的灯丝脉冲控制单元212的操作的时序图。
首先，作为图5(A)和(B)所示的波形图，假定了以下情况在VFD驱动电路20处执行调光，从而将栅格驱动信号和分段驱动信号的占空比减小为“1/4”、“1/8”、“1/16”。
这里，由于FPD设置数据(图5(D))在图5所示的时间段1T内处于“低”电平，使FPDIS信号(图5(C))无效，并且“与非”元件90的输出(图5(E))处于高电平H。因此，即使对于启动时间段(Ta)，仍然使在脉冲驱动信号发生器70处产生的脉冲驱动信号(图5(F))有效，并且通过“与”元件100(图5(G))和“异或”元件110(图5(H))向开关元件50提供该脉冲驱动信号。
另一方面，由于FPD设置数据(图5(D))在时间段2T、3T中处于高电平H，使FPDIS信号(图5(C))有效，并且在FPDIS信号(图5(C))的脉冲宽度的时间段内使“与非”元件的输出(图5(E))处于低电平L。因此，在启动时间段(Tb，Tc)中使在脉冲驱动信号发生单元70处产生的脉冲驱动信号(图5(F))无效，并且将其提供给处于使开关元件50截止的逻辑值(高电平图5(H))的开关元件50。
按照这种方式，当栅格电极12和分段电极13都处于对其进行驱动的电压的时间段较短时(例如，当电压周期大约等于一个(1)周期的1/8或更短时)，VFD驱动电路20可以通过使灯丝11和栅格电极12及分段电极1 3之间的电位差在该时间段内恒定，由调光来执行所需的强度调节。因此，可以提高电路的便利性。
此外，VFD驱动电路20可以根据FPD设置数据，来设置自身的上述功能有效或无效，诸如从外部控制器40检查VFD 10的显示强度。因此，可以进一步提高电路的便利性。
＝＝FPDIS信号发生单元＝＝FPDIS信号发生单元80根据从外部控制器40接收到的调光器调节数据，能够产生具有响应与作为FPDIS信号的调光器调节数据(能够设置为栅格驱动信号和分段驱动信号的占空比的值)相对应的调光器值的脉冲宽度的信号。
可以按照图6所示的电路结构来实现FPDIS信号发生单元80。将如所需要地使用图7所示的FPDIS信号发生单元80的主要信号的时序图，来描述图6所示的FPDIS信号发生单元80的实施例。
FPDIS信号发生单元80包括锁存单元801、比较单元802、计数单元803和信号发生单元804。
锁存单元801包括D触发器，并锁存从外部控制器40接收到的调光器调节数据(DM0～DM9)，作为用于产生FPDIS信号的信息(图7(E))。例如，如图6所示，用于锁存调光器调节数据的定时是在RS触发器808的复位输入(图7(D))的上升时刻(t0，t3，t6)。
比较单元802包括“异或非”元件、“与非”元件和“或非”元件，该比较单元将从在锁存电路801处锁存的调光器调节数据(DM0-DM9)中取反的每一位与根据从计数单元803输出的参考时钟信号的计数值(1T～9T)进行比较，当其相互一致时，输出“1”，而当其不一致时，则输出“0”。
计数单元803包括具有复位接线端的T触发器，并通过分频为在振荡电路202处产生的预定(在图6中的九个(9))参考时钟信号来产生计数值(1T～9T)，以及在稍后描述的RS触发器808的取反输出的下降时刻(t0，t3，t6)，对计数值(1T～9T)进行复位，所述取反数据是相对于FPDIS信号(图7(E))具有相反极性的信号。
信号发生单元804包括D触发器805和806、“或非”元件807和RS触发器808。
D触发器805在参考时钟信号的上升时刻(t2)设置来自比较单元802的输出，以及将其输入到RS触发器808的设置接线端(图7(C))。图7的时间t2表示在计数单元803从时间t0开始计数得到的计数值(1T～9T)和通过对由锁存单元801锁存的调光器调节数据(DM0～DM9)进行取反获得的每一位相互一致的时间。
根据具有作为其周期驱动每一个栅格电极G1～G2的时间段的内部时钟信号A(图7(B))，D触发器806经由“与”元件807(图7(D))，向RS触发器808的复位接线端输入通过对内部时钟信号A(图7(B))取反而获得的信号。
根据设置输入(图7(C))和复位输入(图7(D))，RS触发器808输出图7(E)所示的FPDIS信号。FPDIS信号的脉冲宽度TW等于在调光器调节单元211根据相同的调光器调节数据调节的栅格驱动信号(图7(F))的脉冲宽度TWG和分段驱动信号(图7(G))的脉冲宽度TWS，或所述FPDIS信号的脉冲宽度TW包括脉冲宽度TWG和TWS。
按照这种方式，FPDIS信号发生单元80根据从外部控制器40接收到的调光器调节数据，产生用于使图7中的虚线区域S和T所示的脉冲驱动信号无效的FPDIS信号。FPDIS信号发生单元80不局限于具有上述结构的单元，而是可以具有能够实现上述逻辑的任何结构。
即使在对栅格电极12和分段电极13进行驱动的时间段较短的情况下，VFD驱动电路20，通过具有FPDIS信号发生单元80，仍然能够通过使灯丝11和栅格电极12及分段电极13之间的电位差在该时间段内恒定，由调光来执行所需的强度调节。因此，可以提高电路的便利性。
在上述的实施例中，根据从外部控制器40中接收到的调光器调节数据，在响应与调光器调节数据相对应的调光器值(能够设置为栅格驱动信号和分段驱动信号的占空比的值)的脉冲宽度的时间段短于预定时间段(例如，栅格驱动信号和分段驱动信号的一个(1)周期的大约1/8)的情况下，VFD驱动电路20可以使脉冲驱动信号无效。例如，优选地，在当比较单元802输出“1”时计数单元803的输出的计数值(1T～9T)相等或更大(一个(1)脉冲周期的时间段-预定时间段)的情况下，在FPDIS信号发生单元80中新配备了用于复位比较单元802的输出的单元。
按照这种方式，每一次VFD驱动电路20从外部控制器40接收调光器调节数据时，其可以自动地确定以下情况其应该根据接收到的调光器调节数据使脉冲驱动信号无效。因此，可以进一步提高电路的便利性。
此外，在上述实施例中，VFD驱动电路20可以是半导体集成单元，并且可以在其中配备使产生电压以对灯丝11进行脉冲驱动的开关元件50能够与外部相连的接口(FPCON接线端)。
此外，在上述实施例中，可以在利用VFD驱动电路20的各种应用电路(例如，真空荧光显示模块)中配备开关元件50。优选地，VFD驱动电路20可以是半导体集成电路，并且开关元件50可以与外部相连，或者可以是嵌入了集成开关元件50的半导体集成电路。
<第二实施例>
作为根据本发明的第二实例，在使脉冲驱动信号有效的情况下，灯丝脉冲控制单元212具有根据从外部控制器40接收到的脉冲宽度数据和脉冲周期数据来设置脉冲驱动信号的脉冲宽度或脉冲周期中的任一个的功能。
为了描述上述功能，首先，将参考图9和10来描述脉冲宽度数据和脉冲周期数据的实施例。
＝＝脉冲宽度数据＝＝图9是与脉冲宽度数据的设置有关的参考表。
如图所示，从外部控制器40传送的脉冲宽度数据是诸如4位的串行数据Wn(W0～W3)，其中，W0是LSB(最低有效位)。外部控制器40向VFD驱动电路20传送4位的串行数据Wn(W0～W3)，作为脉冲宽度数据，将串行数据Wn包括在上述G2序列中传送的16位的控制数据中。
另一方面，脉冲宽度数据(W0～W3)与脉冲驱动信号的脉冲宽度的设置值关联，并且在VFD驱动电路20中将其解码为具有该脉冲宽度的设置数据。具有该脉冲宽度的设置数据可以是诸如参考在振荡电路202处产生的参考时钟信号的周期(1/fosc(参考时钟信号的频率))的值。在这种情况下，脉冲驱动信号的脉冲宽度是由“脉冲宽度的设置值/fosc”计算得到的值。
根据该图，作为设计的方法，在脉冲宽度数据(W0～W3)是“0000”的情况下，禁止脉冲宽度的设置。然而，例如，可以从等于“0000”的脉冲宽度数据(W0～W3)中分配脉冲宽度的设置值。此外，作为脉冲宽度数据的串行数据的位数不局限于上述的四(4)位，并且应该将其设置在适当的值，从而使脉冲驱动信号的脉冲宽度设置具有所需的分辨率。
使VFD驱动电路20能够根据这些脉冲宽度数据，以适当的定时精细地设置脉冲驱动信号(即，灯丝脉冲电压)的脉冲宽度。
＝＝脉冲周期数据＝＝图10示出了与脉冲周期数据相关的参考表。
如图所示，作为脉冲周期数据的从外部控制器40传送来的数据是诸如具有作为LSB的C0的7位串行数据(C0～C6)。外部控制器40向VFD驱动电路20传送作为脉冲周期数据的7位串行数据(C0～C6)，将串行数据(C0～C6)包括在上述G2序列中传送的16位控制数据中。
另一方面，脉冲周期数据(C0～C6)与脉冲驱动信号的脉冲周期的设置值关联，并在VFD驱动电路20中将其解码为脉冲周期的设置值。脉冲周期的设置值可以是参考在振荡电路202处产生的参考时钟信号的周期(1/fosc(参考时钟信号的频率))的值。在这种情况下，脉冲驱动信号的脉冲周期是由“脉冲周期的设置值/fosc”计算得到的值。
根据该图，作为设计方法，在二进制数据(C0～C6)是“0000”和“1111”的情况下，禁止脉冲周期的设置。然而，例如，可以从作为“0000”的二进制数据(C0～C6)中指定脉冲周期的设置值。
此外，作为脉冲周期数据的串行数据Cn的位数不局限于上述的七(7)位，并且应该将其设置在适当的值，从而使脉冲驱动信号的脉冲周期设置可以获得所需的分辨率。
使VFD驱动电路20能够根据这些脉冲周期数据，以适当的定时精细地设置脉冲驱动信号(即，灯丝脉冲电压)的脉冲周期。
＝＝灯丝脉冲控制单元＝＝图11示出了根据本发明第二实施例的灯丝脉冲控制单元212的结构。图11所示的灯丝脉冲控制单元212是用于实现图9所示的脉冲宽度设置和图10所示的脉冲周期的设置的实施例。
灯丝脉冲控制单元212包括第一比较单元71、第二比较单元72、计数单元73和脉冲驱动信号发生单元77。
第一比较单元71将从外部控制器40接收到的脉冲宽度数据(W0～W3)与作为计数单元73的输出的基于参考时钟信号的计数值(1T～4T)进行比较，并且包括诸如四(4)个“异或非”元件和“与”元件，即，在脉冲宽度数据(W0～W3)和计数值(1T～4T)之间的相应位的比较结果在每一个“异或非”元件中显示为一致的情况下，第一比较单元71从其“与”元件中输出“1”。此外，在位比较的结果显示在任何“异或非”元件处显示为不一致，“与”元件的输出为“0”。
根据图11，第一比较单元71具有其中除了上述结构之外还存在一个(1)3输入(负逻辑)“与”元件的结构。该“与”元件用于作为由比较单元72替代计数单元73的结果，使与计数值(5T～7T)相关的比较操作无效，以便减小电路规模。此外，第一比较单元71的结构不局限于上述结构，其可以是将脉冲宽度数据(W0～W3)与计数值(1T～4T)进行比较的门电路，并且输出比较结果(例如，在一致的情况下输出“1”)，并且根据脉冲宽度数据的位值来改变门电路的构成元件的数量。
第二比较单元72将从外部控制器40接收到的脉冲周期数据(C0～C6)与稍后描述的作为计数单元73的输出的基于参考时钟信号的计数值(1T～7T)进行比较，并且包括诸如七个(7)“异或非”元件和“与”元件。即，在脉冲周期数据(C0～C6)和计数值(1T～7T)之间的相应位的比较结果显示在每一个“异或非”元件中一致的情况下，第二比较单元72从其“与”元件中输出“1”。此外，在位比较的结果显示在任一个其“异或非”元件处不一致的情况下，“与”元件的输出是“0”。
此外，第二比较单元72不局限于上述结构，并且其可以是将脉冲周期数据(C0～C6)与计数值(1T～7T)进行比较的门电路，并且输出比较结果(例如，在一致的情况下输出“1”)。在这种情况下，根据脉冲周期数据的位值来改变门电路的构成元件的数量。
计数单元73将由振荡电路202产生的参考时钟信号分频为七个(7)，并且产生计数值(1T～7T)，以及在第一比较单元71或第二比较单元72的位比较结果显示为一致(例如，第一比较单元71或第二比较单元72的“与”元件的输出为“1”)的情况下，在单元中复位计数值(1T～7T)。
上述的计数单元73可以由诸如分频电路来实现，在分频电路中，如图11所示地串联每一个都具有复位接线端的七个(7)T触发器。计数单元73可以由利用除了T触发器之外的各种触发元件(例如D触发器和JK触发器)的门电路构成，当响应用于设置脉冲宽度和脉冲周期的至少任意一个的所需分辨率来改变分频参考时钟信号的数量时，改变门电路的构成元件的数量。
在第一比较单元71中的每一位的比较结果显示为一致的情况下，脉冲驱动信号发生单元77使脉冲驱动信号处于一个(1)电平(例如“0”)，并且在第二比较单元72中的每一位的比较结果显示为一致时，所述脉冲驱动信号发生单元77使脉冲驱动信号处于另一电平(例如“1”)，并且所述脉冲驱动信号产生电路77包括D触发器74和75、以及RS触发器76，如图11所示。
接下来，将利用图8示意地描述灯丝脉冲控制单元212的操作。
首先，在图8所示的时间T0，计数单元73具有处于“0”状态(此后，称之为“复位状态”)的作为其输出的每一位计数值(1T～7T)。从此状态开始，计数单元73根据作为128(2的7次幂)十进制计数器逐一地递增计数值(1T～7T)。
接下来，在图8所示的时间T1，作为计数单元73的输出的计数值(1T～7T)与在第二比较单元72中从外部控制器40接收到的脉冲周期数据(C0～C6)一致。然后，根据参考时钟信号的上升，在D触发器74和RS触发器76处逐一地设置为“1”，以及将脉冲驱动信号从电平“0”切换到电平“1”。
当在D触发器74处设置“1”时，计数单元73的计数值(1T～7T)的计数状态移动到复位状态，以及对计数值(1T～7T)进行递增。
接下来，在图8所示的时间T2，作为计数单元73的输出的计数值(1T～4T)与在第一比较单元71中从外部控制器40接收到的脉冲宽度数据(W0～W3)一致，并且单元71将“1”输出到D触发器75。然后，根据参考时钟信号的上升，在D触发器75处设置“1”。因此，将脉冲驱动信号从电平“1”切换到电平“0”。
按照这种方式，通过使脉冲驱动信号在与脉冲宽度数据相对应的脉冲宽度的时间段内处于一个电平、而使脉冲驱动信号在除了与脉冲周期数据相对应的脉冲宽度之外的时间段内处于另一电平，灯丝脉冲控制单元212可以设置脉冲驱动信号的脉冲宽度或脉冲周期中的至少任意一个。
此外，可以对灯丝脉冲控制单元212进行设置，以便固定未设置为用于先前设置的数据内容的脉冲宽度数据或脉冲周期数据的内容，并且从外部控制器40接收要设置的脉冲宽度数据或脉冲周期数据的更新数据，并且当设置脉冲驱动信号的脉冲宽度或脉冲周期中的任一个时，只更新要设置的脉冲宽度数据或脉冲周期数据的设置。在这种情况下，VFD驱动电路20可以将不要设置的脉冲宽度数据或脉冲周期数据与来自外部控制器40的更新数据一起接收，或可以保持用于先前设置的数据内容并使用所保持的数据。
如上所述，根据本发明的VFD驱动电路可以根据从外部控制器接收到的数据(脉冲宽度数据和脉冲周期数据)，以适当的定时精细地调节脉冲驱动信号(即，灯丝电压)的占空比。而且，因此，可以抑制在VFD 10的显示器上的强度等级的恶化和灯丝11的老化。因此，可以提高VFD驱动电路的可靠性。
此外，即使当用于设置脉冲驱动信号的参考时钟信号的频率位于预定频带内(在可听到频带或以上并且在预定上限频率或以下)时，根据本发明的VFD驱动电路容易以适当的定时，精细地设置脉冲宽度或脉冲周期中的至少任意一个。
在上述实施例中，VFD驱动电路20可以是半导体集成电路，可以在电路中配备使产生灯丝脉冲电压的开关元件50能够与外部相连的接口(例如，上述的FPCON接线端)。
此外，在上述实施例中，可以在利用VFD驱动电路20的各种应用电路(例如真空荧光显示模块)中配备开关元件50。在这种情况下，VFD驱动电路20可以是半导体集成电路，并且开关元件50可以与外部相连，或者可以是与电路中的开关元件50集成的半导体集成电路。
权利要求
1.一种用于具有灯丝、栅格电极和分段电极的真空荧光显示器的驱动电路，所述驱动电路包括灯丝驱动单元，用于驱动灯丝；栅格驱动单元，用于对栅格电极进行脉冲驱动；分段驱动单元，用于对分段电极进行脉冲驱动；以及控制单元，用于以适当的定时使灯丝的输出有效或无效。
2.根据权利要求1所述的真空荧光显示器的驱动电路，其特征在于在使灯丝驱动单元的输出无效的情况下，当到达分别由栅格驱动单元和分段驱动单元对栅格电极和分段电极进行驱动的电压时，并且当到达该电压的时间段TW短于预定时间段时，控制单元使灯丝驱动电路的输出在时间段TW内无效。
3.根据权利要求2所述的真空荧光显示器的驱动电路，其特征在于控制单元输出用于对灯丝进行脉冲驱动的脉冲驱动信号。
4.根据权利要求2所述的真空荧光显示器的驱动电路，其特征在于在短于预定时间段的时间段TW内，控制单元将灯丝驱动单元的输出固定在预定电平。
5.根据权利要求2所述的真空荧光显示器的驱动电路，其特征在于当其处于某逻辑值时，真空荧光显示器的驱动电路能够将灯丝驱动单元的输出设置为无效，当其处于另一逻辑值时，驱动电路从外部接收能够将灯丝驱动单元的输出设置为有效的数据X，以及所述控制单元在从外部接收到的数据X处于某逻辑值时，将灯丝驱动单元的输出在短于预定时间段的时间段TW内设置为无效；以及在从外部接收到的数据X处于另一逻辑值时，将灯丝驱动单元的输出设置为有效。
6.根据权利要求5所述的真空荧光显示器的驱动电路，其特征在于真空荧光显示器的驱动电路从外部接收与栅格驱动单元的输出或分段驱动电路的输出的占空比相关联的数据Y，以及时间段TW是基于与接收到的数据Y相对应的占空比的脉冲宽度的时间段。
7.根据权利要求2所述的真空荧光显示器的驱动电路，其特征在于真空荧光显示器的驱动电路从外部接收与栅格驱动单元的输出或分段驱动单元的输出的占空比相关联的数据Y，以及当基于与接收到的数据Y相对应的占空比的时间段TW等于或短于预定时间段时，控制单元使灯丝驱动单元的输出在时间段TW内无效。
8.根据权利要求2所述的真空荧光显示器的驱动电路，其特征在于真空荧光显示器的驱动电路是半导体集成电路，所述驱动电路使用于产生对灯丝进行脉冲驱动的电压的开关元件能够根据脉冲驱动信号与外部相连。
9.根据权利要求2所述的真空荧光显示器的驱动电路，其特征在于包括开关元件，用于根据灯丝驱动单元的输出来产生用于对灯丝进行脉冲驱动的电压。
10.根据权利要求9所述的真空荧光显示器的驱动电路，其特征在于真空荧光显示器的驱动电路是半导体集成电路，所述驱动电路使开关元件能够与外部相连。
11.根据权利要求9所述的真空荧光显示器的驱动电路，其特征在于真空荧光显示器的驱动电路是与开关元件集成的半导体集成电路。
12.根据权利要求1所述的真空荧光显示器的驱动电路，其特征在于当使灯丝驱动单元的输出有效时，控制单元能够根据从外部接收到的数据，设置用于对灯丝进行脉冲驱动的脉冲驱动信号的脉冲宽度和/或脉冲周期。
13.根据权利要求12所述的真空荧光显示器的驱动电路，其特征在于从外部接收到的数据包括用于设置脉冲驱动信号的脉冲宽度的脉冲宽度数据；以及控制单元产生具有与接收到的脉冲宽度数据相对应的脉冲宽度的脉冲驱动信号。
14.根据权利要求12所述的真空荧光显示器的驱动电路，其特征在于从外部接收到的数据包括用于设置脉冲驱动信号的脉冲周期的脉冲周期数据；以及控制单元产生具有与接收到的脉冲周期数据相对应的脉冲周期的脉冲驱动信号。
15.根据权利要求12所述的真空荧光显示器的驱动电路，其特征在于从外部接收到的数据包括用于设置脉冲驱动信号的脉冲宽度的脉冲宽度数据和用于设置脉冲驱动信号的周期的脉冲周期数据；以及控制单元通过在与接收到的脉冲宽度数据相对应的脉冲宽度的时间段内使脉冲驱动信号处于一个电平，而在除了在与接收到的脉冲周期数据相对应的脉冲周期中的脉冲宽度之外的时间段内使脉冲驱动信号处于另一电平，来设置脉冲驱动信号的脉冲宽度和/或脉冲周期。
16.根据权利要求15所述的真空荧光显示器的驱动电路，其特征在于灯丝控制单元包括第一比较单元，用于将脉冲宽度数据与基于参考时钟信号计数值进行比较；第二比较单元，用于将脉冲周期数据与基于参考时钟信号的计数值进行比较；计数单元，用于通过分频为预定参考时钟信号来产生计数值，以及当第一比较单元或第二比较单元处的比较结果显示为一致时，复位所述计数值；以及控制单元，当第一比较单元处的比较结果显示为一致时，使脉冲驱动信号处于一个电平，其中当第二比较单元处的比较结果显示为一致时，控制单元使脉冲驱动信号处于另一电平。
17.根据权利要求12所述的真空荧光显示器的驱动电路，其特征在于真空荧光显示器的驱动电路是半导体集成电路，所述驱动电路使根据脉冲驱动信号产生用于对灯丝进行脉冲驱动的电压的开关元件能够与外部相连。
18.根据权利要求12所述的真空荧光显示器的驱动电路，其特征在于真空荧光显示器的驱动电路包括根据脉冲驱动信号产生用于对灯丝进行脉冲驱动的电压的开关元件。
19.根据权利要求18所述的真空荧光显示器的驱动电路，其特征在于真空荧光显示器的驱动电路是半导体集成电路，所述驱动电路使开关元件能够与外部相连。
20.根据权利要求18所述的真空荧光显示器的驱动电路，其特征在于真空荧光显示器的驱动电路是与开关元件集成的半导体集成电路。
全文摘要
公开了一种用于具有灯丝、栅格电极和分段电极的真空荧光显示器的驱动电路，所述驱动电路包括灯丝驱动单元，用于驱动灯丝；栅格驱动单元，用于对栅格电极进行脉冲驱动；以及分段驱动单元，用于对分段电极进行脉冲驱动，其中驱动电路包括控制单元，用于以适当的定时使灯丝的输出有效或无效。
文档编号H03M1/82GK1534569SQ200410008568
公开日2004年10月6日 申请日期2004年3月24日 优先权日2003年3月26日
发明者新井启之, 茂木修治, 木村毅, 德永哲也, 也, 治 申请人:三洋电机株式会社