专利名称：电容性发光元件的驱动装置的制作方法
技术领域：
本发明涉及一种用于驱动电容性发光元件的装置。
背景技术：
现在，包括电容性发光元件的显示面板已经开始投入实际应用，以便提供壁挂电视机，例如等离子显示面板(下文称为“PDP”)、电致发光显示面板(下文称为“ELP”)等。
图1概括示出了使用PDP作为显示面板的这种等离子显示面板(例如参见图3的日本专利特开No.2002-156941)。
在图1中，作为等离子显示面板的PDP 10包括形成行电极对X、Y的行电极Y1-Yn和X1-Xn，每个行电极都对应于一个屏幕的第1至第n行的每一行。该PDP 10还形成有与一个屏幕的各个列(第1至第m列)对应、垂直于行电极对并且穿过介质层和放电空间(未示出)的列电极Z1-Zm。作为像素的放电单元形成在行电极对(X，Y)与列电极Z的交点处。
行电极驱动电路30产生用于反复使放电单元放电的维持脉冲，并且将该维持脉冲施加给PDP 10的行电极X1-Xn，所述放电单元具有残存在其内的壁电荷(wall charge)。行电极驱动电路40产生用于初始化所有放电单元状态的复位脉冲、用于按顺序选择向其中写入像素数据的扫描脉冲和用于反复使放电单元放电的维持脉冲，并且将这些脉冲施加给行电极Y1-Yn，所述放电单元具有残存在其内的壁电荷。
驱动控制电路50将输入的视频信号例如转换为为每位数字划分的、用于每个像素的8位像素数据，以便产生像素数据位。然后，该驱动控制电路50将属于每个显示线的与第一至第m列对应的像素数据位DB1-DBm提供给列电极驱动电路20。此外，此时驱动控制电路50产生开关信号SW1-SW3，如图2所示，这些开关信号SW1-SW3被提供给列电极驱动电路20。
图3示出列电极驱动电路20的内部结构图。
如图3所示，列电极驱动电路20包括用于产生谐振脉冲电源电压的电源电路21，所述谐振脉冲电源电压具有预定的幅度，并且该谐振脉冲电源电压施加给电源线2；用于根据谐振脉冲电源电压产生像素数据脉冲的像素数据脉冲产生电路22。
电源电路21中的电容器C1具有一个与接地电位Vs连接的电极，该接地电位作为PDP 10的接地电位。响应于开关信号SW1使开关元件S1受控而接通/断开。在这种情况下，当开关元件S1接通时，在电容器C1的另一个电极上产生的电压通过线圈L1和二极管D1施加给电源线2。响应于开关信号SW2控制开关元件S2接通/断开。在这种情况下，当开关元件S2接通时，电源线2上的电压通过线圈L2和二极管D2施加给电容器C1的另一个电极，使电容器C1充电。响应于开关信号SW3控制开关元件S3接通/断开。在这种情况下，当开关元件S3接通时，由DC电源B1产生的电源电压Va施加给电源线2。该DC电源B1具有接在地电位Vs的负电极端子。
如上所述工作的电源电路21在电源线2上产生了谐振脉冲电源电压，该谐振脉冲电源电压具有等于电源电压Va的最大电压和谐振幅度V1，如图2所示。
像素数据脉冲发生器电路22具有响应于由驱动控制电路50提供的一个显示线(m位)的相关像素数据位DB1-DBm、彼此独立地控制接通/断开的开关元件SWZ1-SWZm和SWZ10-SWZm0。当向其提供的像素数据位DB处于逻辑电平“1”时，每个开关元件SWZ1-SWZm都接通，以便将电源线2上的谐振脉冲电源电压提供给列电极Z1-Zm。
这里，进行开关转换以便产生谐振脉冲电源电压的开关元件S1-S3实际上都由FET(场效应晶体管)构成。在这种情况下，开关元件S2利用参考电位进行开关操作，该参考电位是电容器C1的一个电极上的电位。为此，对于电容器C1来说已经采用具有大电容的电容器，以便减小参考电位的波动，稳定开关元件S2的开关操作。
然而，具有大电容的电容器体积大，这意味着所构成的驱动装置尺寸增大。
发明内容
本发明的目的是提供一种用于驱动电容性发光二极管的装置，能够减小其尺寸。
本发明提供一种装置，它通过将驱动脉冲经过驱动线提供给电容性发光元件，以驱动电容性发光元件，所述驱动脉冲具有预定幅度的变化的电压。该装置包括谐振电流路径，该谐振电流路径包括电容器、第一开关元件和第二开关元件，该第一开关元件用于当第一开关元件接通时、根据电容器上积聚的电荷给驱动线提供电流，该第二开关元件用于当第二开关元件接通时、使电容器的一个电极接地，以便根据积聚在电容性发光元件上的电荷通过驱动线给电容器的另一个电极提供电流。
附图的简要描述图1示出等离子显示装置的结构的概括图，该等离子显示装置配置有用于显示面板的等离子显示面板；图2示出通过图1所示的驱动控制电路50提供给列电极驱动电路20的开关信号SW1-SW3、以及列电极驱动电路20的内部工作的示意图；图3示出列电极驱动电路20的内部结构图；
图4示出等离子显示装置结构的图，该等离子显示装置配置有根据本发明的驱动装置；图5示出在一个子场中施加给PDP 100的各种驱动脉冲的示意图；图6示出图4所示的列电极驱动电路200的内部结构图；图7示出由图4所示的驱动控制电路500分别提供给电源电路210的开关元件S1-S3的开关信号SW1-SW3的示意图；图8示出列电极驱动电路200的内部工作的示意图；图9示出电源电路210的另一种结构图；图10示出电源电路210的又一种结构图；图11示出电源电路210的再一种结构的图；图12示出通过驱动控制电路500分别提供给图11所示电源电路210的开关元件S1-S4的开关信号SW1-SW4的示意图；图13示出行电极驱动电路300的内部结构图；图14示出通过驱动控制电路500提供给图13所示行电极驱动电路300的开关元件S11-S14的开关信号SW11-SW14、和在行电极驱动电路300中产生的维持脉冲的示意图；图15示出行电极驱动电路300的另一种结构图；图16示出行电极驱动电路300的又一种结构图；图17示出图11所示的电源电路210的另一种结构图；图18示出图17所示的电源电路210内的驱动时序图；图19示出图17所示电源电路210的又一种结构图；和图20示出图19中所示的列电极驱动电路200的内部工作的示意图。
具体实施例方式
电荷恢复电容器的一个电极接地，以便根据积聚在电容性发光二极管中的电荷给该电容器的另一个电极提供电流，以便恢复电荷。
图4是等离子显示装置的结构图，该等离子显示装置配置有根据本发明的驱动装置。
在图4中，作为等离子显示面板的PDP 100包括形成行电极对X、Y的行电极Y1-Yn和X1-Xn，它们分别构成一个屏幕的第一至第n行。该PDP 100还形成有分别对应于一个屏幕的第一至第m列的列电极D1-Dm，它们垂直于行电极对并且穿过介质层和放电空间(未示出)。用作像素的放电单元形成在一对行电极(X，Y)与列电极D的交点处。
驱动控制电路500产生用于驱动PDP 100的各种定时信号，以便实现基于子场法的分级显示，并且驱动控制电路500还将所产生的定时信号提供给行电极驱动电路300、400。该驱动控制电路500还基于输入的每位数字的视频信号为每个像素划分像素数据，以便产生数据位DB。然后，驱动控制电路500将像素数据位(DB1-DBm)的一个显示线与开关信号SW1-SW3一起提供给列电极驱动电路200。
列电极驱动电路200根据开关信号SW1-SW3和像素数据位DB1-DBm产生像素数据脉冲(后面描述)。行电极驱动电路300、400响应于从驱动控制电路500向其提供的各种定时信号产生各种驱动脉冲(后面描述)，并且将驱动脉冲施加给PDP 100的行电极X和Y。基于子场法的分级驱动过程将输入视频信号中的一个场周期划分为多个子场，并且驱动每个放电单元在每个子场中发光。
图5示出在一个子场中通过列电极驱动电路200和行电极驱动电路300、400施加的示例的驱动脉冲图。
如图5所示，该子场由同时复位阶段Rc、寻址阶段Wc和维持阶段Ic构成。
在同时复位阶段Rc，行电极驱动电路300产生如图5所示的复位脉冲RPX，该复位脉冲RPX施加给PDP 100的行电极X1-Xn之每一个。此外，在同时复位阶段Rc，行电极驱动电路400在与复位脉冲RPX相同的定时处产生如图5所示的复位脉冲RPY，并且该复位脉冲RPY施加给PDP 100的行电极Y1-Yn之每一个。响应于这些复位脉冲RPX、RPY的施加，在所有的放电单元中都发生复位放电，以便在相应的放电单元中均匀地形成壁电荷。
在寻址阶段Wc，行电极驱动电路400产生如图5所示的扫描脉冲SP，该扫描脉冲SP依次施加给PDP 100的每个行电极Y1-Yn，如图5所示。此外，在寻址阶段Wc，与列电极驱动电路200施加每个扫描脉冲SP的定时同步，列电极驱动电路200产生m个像素数据脉冲DP，这些像素数据脉冲DP具有与各个数据位DB1-DBm的逻辑电平对应的脉冲电压，并且将所产生的像素数据脉冲DP分别施加给列电极D1-Dm’。例如，与向行电极Y1施加的扫描脉冲SP的定时同步，列电极驱动电路200首先分别给各个列电极D1-Dm施加与第一显示线对应的m个像素数据脉冲DP，如图5所示。接着，与向行电极Y2施加的扫描脉冲SP的定时同步，列电极驱动电路200分别给列电极D1-Dm施加与第二显示线对应的m个像素数据脉冲DP，如图5所示。在寻址阶段Wc，在与扫描脉冲SP同时施加高压像素数据脉冲的放电单元中选择性地出现擦除放电(erasure discharge)，以消除先前形成在放电单元内的壁电荷。另一方面，擦除放电不出现在施加有扫描脉冲SP、且还施加有低压像素数据脉冲的放电单元中，使得其内保持壁放电。
在维持阶段Ic，各个行电极驱动电路300、400交替产生维持脉冲IPX、IPY，维持脉冲IPX、IPY施加给行电极X1-Xn和Y1-Yn。每次施加这些维持脉冲IPX、IPY，都在残存壁电荷的放电单元中出现维持放电，从而维持与该放电相关的发光状态。
图6是用于产生如上所述像素数据脉冲的列电极驱动电路200的内部结构图。
如图6所示，列电极驱动电路200包括用于产生具有预定幅度的谐振脉冲电源电压的电源电路210；和用于根据该谐振脉冲电源电压产生像素数据脉冲的像素数据脉冲发生器电路220。
电源电路210中的开关元件S1-S3是FET(场效应晶体管)。开关元件S3具有与DC电源B1的正电极端子连接的源电极和与驱动线2连接的漏电极。而且，在其栅电极给开关元件S3提供开关信号SW3。当开关信号SW3处于逻辑低电平“0”时，该开关元件S3截止，当开关信号SW3处于逻辑电平“1”时，开关元件S3导通，以便将DC电源B1产生的电源电压Va施加给驱动线2。
开关元件S1具有设置在地电位Vs的源电极、和与二极管D1的阳极连接的漏电极。而且，在其栅极给开关元件S2提供开关信号SW1，开关元件S2具有设置在地电位Vs的源电极、和与二极管D2的阴极连接的漏电极。而且，在其栅极给开关元件S2提供开关信号SW2。二极管D1的阴极和二极管D2的阳极共同与电容器CF的一个电极连接。电容器CF具有与线圈LF的一个电极连接的另一个电极。线圈LF具有与驱动线2连接的另一个电极。
包括开关元件S1和二极管D1的电流路径用作为放电电流路径，而包括开关元件S2和二极管D2的电流路径用作充电电流路径。
图7是通过驱动控制电路500分别给电源电路210的开关元件S1-S3提供的开关信号SW1-SW3的示意图。
在图7中，驱动控制电路500首先将处于逻辑电平“1”的开关信号SW1提供给开关元件S1，并且将都处于逻辑电平“0”的开关信号SW2、SW3分别提供给开关元件S2、S3(驱动阶段G1)。响应于驱动阶段G1的执行，开关元件S1接通，以便使在电容器CF上充电的电荷放电，使与放电相关的电流通过线圈LF流到驱动线2中。
接着，驱动控制电路500将开关信号SW1转换到逻辑电平“0”，开关信号SW3转换到逻辑电平“1”(驱动阶段G2)。响应于驱动阶段G2的执行，仅开关元件S1-S3的S3接通，以便将DC电源B1产生的电源电压Va施加给驱动线2。换句话说，在该周期中，驱动线2上的电压固定在电源电压Va。
然后，驱动控制电路500将开关信号SW2转换到逻辑电平“1”，开关信号SW3转换到逻辑电平“0”(驱动阶段G3)。响应于驱动阶段G3的执行，仅开关元件S1-S3的S2接通，以便将电容器CF的一个电极设置到地电位Vs。结果，电流从驱动线2通过线圈LF流到电容器CF中，以便给电容器CF充电。
驱动控制电路500反复执行在前述驱动阶段G1-G3中所示的驱动序列。在驱动阶段G2，开关元件S1可以接通。
像素数据脉冲发生器电路220包括开关元件SWZ1-SWZm和SWZ10-SWZm0，响应于由驱动控制电路500提供的像素数据位DB1-DBm独立地控制这些开关元件，使其接通/断开。仅当分别向开关元件SWZ1-SWZm提供的像素数据位DB处于逻辑电平“1”时，每个开关元件SWZ1-SWZm才接通，以便将驱动线2上的谐振脉冲电源电压施加给PDP 100的列电极D1-Dm。另一方面，仅当像素数据位DB处于逻辑“1”时，每个开关元件SWZ10-SWZm0才接通，以便将列电极D设置到地电位Vs。
下面将参考图8描述图6所示列电极驱动电路200的操作。
图8的部分(a)-(c)部分示出了在PDP 100的第i列(i在1-m的范围内)中产生第一至第七显示线的像素数据脉冲DP中涉及的操作。
在这种情况下，图8的部分(a)示出了当与各个第一至第七线的第i列对应的像素数据位DB的位序列表示为[1，0，1，0，1，0，1]时、驱动线2上的谐振脉冲电源电压的变化。
图8的部分(b)示出了当与各个第一至第七线的第i列对应的像素数据位DB的位序列表示为[1，1，1，1，1，1，1]时、驱动线2上的谐振脉冲电源电压的变化。
图8的部分(c)示出了当与各个第一至第七线的第i列对应的像素数据位DB的位序列表示为
时、驱动线2上的谐振脉冲电源电压的变化。
首先，当与各个第一至第七线的第i列对应的像素数据位DB的位序列为如图8的部分(a)所示的[1，0，1，0，1，0，1]时，开关元件SWZi、SWZi0反复接通和断开。在这种情况下，在驱动阶段G1，仅开关元件S1-S3的开关元件S1接通，使得积聚在如图6所示的电容器CF上的电荷放电。这里，当开关元件SWZi接通时，与电容器CF的放电相关的放电电流通过包含开关元件S1和二极管D1、电容器CF、线圈LF、驱动线2和开关元件SWZi的放电电流路径流到PDP 100的列电极Di中。结果，使列电极Di上寄生的负载电容Co充电，以便在该负载电容Co内积聚电荷。在这种情况下，线圈LF和负载电容Co的谐振作用引起驱动线2上的电压逐渐增加，其中该电压升高部分限定了谐振脉冲电源电压的前边缘。接着，当执行驱动阶段G2时，仅开关元件S1-S3的开关元件S3接通，以便将由DC电源B1产生的电源电压Va通过开关元件S3施加给驱动线2。利用该施加的电压，列电极Di上寄生的负载电容Co充电，以便在其上积聚电荷。接着，当执行驱动阶段G3时，仅开关元件S1-S3的开关元件S2接通，以便将电容器CF的一个电极设置在地电位Vs。这样引起PDP 100的负载电容Co开始放电，使得得到的放电电流流过列电极Di、开关元件SWZi、驱动线2、线圈LF、电容器CF和包括二极管D2和开关元件S2的电流路径，引起电容器Cf开始充电。换句话说，积聚在PDP 100的负载电容Co中的电荷被恢复到电容器CF。在这种情况下，驱动线2上的电压根据由线圈LF和负载电容Co确定的时间常数逐渐降低。在这种情况下，如上所述驱动线2上电压的缓慢下降部分限定了谐振脉冲电源电压的后边缘。
然后，在驱动阶段G3完成之后，重复进行驱动阶段G1-G3的工作。
这里，在图8的部分(a)，在第二周期CYC2、第四周期CYC4和第六周期CYC6之每一个中，开关元件SWZi断开。这样，列电极Di在被施加在低电压(零伏)分别与第二、第四和第六显示线对应的像素数据脉冲DP2i、DP4i和DP6i。而且，在这些以偶数计数的周期CYC中，由于开关元件SWZi0接通，因此在PDP 100的负载电容Co上保持的电荷通过包括列电极Di和开关元件SWZi0的电流路径恢复。因此，例如，当在第二周期CYC2的结束之后已经开始第三周期CYC3之后、开关元件SWZi立即从断开状态转换到接通状态时，驱动线2上的电压几乎为零伏，如图8的部分(a)所示。
总而言之，当位序列具有在一条线上交替反转的像素数据位DB时，例如[1，0，1，0，1，0，1]，对于每条显示线，驱动线2施加有谐振脉冲电源电压，其具有等于电源电压Va和谐振幅度V1的最大电压，如图8的部分(a)所示。
另一方面，当位序列具有在一条线上具有接连的逻辑“1”的像素数据位DB时，例如[1，1，1，1，1，1，1]，对于每条线，开关元件SWZi保持接通，而SWZi0保持断开，如图8的部分(b)所示。具体地说，在这个周期，没有电荷通过包括列电极Di和开关元件SWZi0的电流路径恢复，不像图8的部分(a)所示的情形。结果，在驱动阶段G3没有完全恢复的电荷逐渐积聚在PDP 100的负载电容Co中。因此，施加给驱动线2的谐振脉冲电源电压保持等于电源电压Va的最大电压，并具有逐渐降低的谐振幅度V1，如图8的部分(b)所示。这样的电压原封不动地施加给列电极Di，作为高压像素数据脉冲DP1i-DP7i。
以另一种方式来说，当位序列具有在一条线上具有接连的逻辑“1”的像素数据位DB时，施加给列电极D的电压不需要重新整形为脉冲，使得在驱动线2上，谐振电源电压减小，谐振幅度V1维持在其最大电压(电源电压Va)，如图8的部分(b)所示。因此，在这种情况下，由于消除了如上所述与谐振作用相关的放电，因此无功功率减小了。
此外，当位序列具有在一条线上连续的逻辑“0”的像素数据位DB时，例如
，对于每条显示线，开关元件SWZi保持断开(OFF)，如图8的部分(c)所示。因此，在这个周期，由于没有电荷通过开关元件SWZi0恢复，因此没有通过电容器CF完全恢复的电荷逐渐积聚在负载电容Co中。结果，驱动线2上的谐振脉冲电源电压保持等于电源电压Va的最大电压，并具有逐渐降低的谐振幅度V1，如图8的部分(c)所示。
以另一种方式来说，当位序列具有在一条线上连续的逻辑“0”的像素数据位DB时，施加给列电极D的电压也不需要重新整形为脉冲，使得施加给驱动线2的谐振电源电压幅度减小，以转化为DC电压，如图8的部分(c)所示。因此，在这种情况下，由于消除了如上所述与谐振作用相关的放电，因此无功功率减小了。
这里，根据图6所示的电源电路210，开关元件S2一直在基于地电位Vs的阈值处接通(ON)和断开(OFF)，不管电容器CF上的电压是否波动，该开关元件S2都正确地工作。因此，由于电容器CF不需要具有大电容以确保开关元件S2的可靠的开关操作，因此可以减小驱动装置的尺寸。
可以选择的是，在图6中，电容器CF和线圈LF在连接上可以相互替换。具体地说，线圈LF的一个电极连接到电容器CF的一个电极，电容器CF的另一个电极连接到驱动线2，而线圈LF的另一个电极连接到二极管D1(D2)。
此外，还可以选择的是，在图6中，开关元件S1和二极管D1在连接上可以相互替换。
图6所示的线圈LF可以分为放电电流路径上的线圈LF1和充电电流路径上的线圈LF2，如图9所示。而且，在图9中，开关元件S1、二极管D1和线圈LF1在连接上可以相互替换，同样，二极管D2和线圈LF2在连接上可以相互替换。
电源电路210可以构成为如图10所示的结构，取代图6所示的电路结构。
在图10所示的电源电路210中，开关元件S2具有设置在地电位Vs的源电极、和与电容器CF的一个电极连接的漏电极。电容器CF的另一个电极与开关元件S1的源电极连接。开关元件S1具有与线圈LF的一个电极连接的漏电极。线圈LF的另一个电极与驱动线2连接。开关元件S3具有与DC电源B1的正电极端连接的源电极、和与驱动线2连接的漏电极。可以选择的是，在图10中，线圈LF、开关元件S1和电容器CF在连接上可以相互替换。
此外，图9所示的电源电路210可以包含用于将驱动线2强制地设置到地电位的开关元件。
图11是考虑到前述修改的电源电路210的另一个电路结构图。
在图11中，除了开关元件S4外的其余结构，即由开关元件S1-S3、电容器CF、线圈LF和二极管D1、D2构成的电路结构与图9所示的结构相同。开关元件S4具有设置在地电位Vs的源电极和与驱动线2连接的漏电极。驱动控制电路500给开关元件S4的栅极提供开关信号SW4。当给开关元件S4提供处于逻辑电平“0”的开关信号SW4时，开关元件S4断开，另一方面，当提供处于逻辑电平“1”的开关信号SW4时，开关元件S4接通，以便将驱动线2设置到地电位Vs。
图12是通过驱动控制电路500分别提供给电源电路210的开关元件S1-S4的开关信号SW1-SW4的示意图。
在图12中，驱动控制电路500首先给开关元件S1提供处于逻辑电平“1”的开关信号SW1，并且给开关元件S2-S4提供处于逻辑电平“0”的开关信号SW2-SW4(驱动阶段G1)。响应于驱动阶段G1的执行，仅开关元件S1-S4的S1接通，以便使电容器CF上充的电荷放电。在这种情况下，与该放电相关的电流通过线圈LF流到驱动线2中，引起驱动线2上的电压逐渐升高，如图12所示。该电压上升部分限定了谐振脉冲电源电压的前边缘。
接着，驱动控制电路500将开关信号SW3转换到逻辑电平“1”(驱动阶段G2)。响应于驱动阶段G2的执行，开关元件S3接通，以便给驱动线2施加由DC电源B1产生的电源电压Va。换句话说，在这个周期，驱动线2上的电压固定为电源电压Va，其限定具有谐振幅度V1的谐振脉冲电源电压的最大电压。
然后，驱动控制电路500将开关信号SW1、SW3转换到逻辑“0”，将开关信号SW2转换到逻辑“1”(驱动阶段G3)。响应于驱动阶段G3的执行，仅开关元件S1-S4的S2接通，以便将电容器CF的一个电极设置到地电位Vs。这样引起电流从驱动线2通过线圈LF流到电容器CF中，以便给电容器CF充电。电容器CF的充电操作引起驱动线2上的电压逐渐降低，如图12所示。该电压下降部分限定了谐振脉冲电源电压的后边缘。
接着，驱动控制电路500将开关信号SW2转换到逻辑电平“0”，将开关信号SW4转换到逻辑电平“1”(驱动阶段G4)。响应于该驱动阶段G4的执行，仅开关元件S1-S4的S4接通，以便将驱动线2设置到地电位Vs(零伏)。
驱动控制电路500反复执行前述驱动阶段G1-G4所示的驱动序列。在这个周期，当提供处于逻辑电平“1”的像素数据位DBi时，驱动线2上的谐振脉冲电源电压原封不动地施加给列电极Di，作为高压数据脉冲DP。另一方面，当提供处于逻辑电平“0”的像素数据位DBi时，将地电位Vs(零伏)施加给列电极Di，作为低压数据脉冲DP。
在图10所示的电源电路210中可以采用图11所示的开关元件S4。
而且，在图12中，在驱动阶段G2，开关元件S1可以接通，在驱动阶段G4，开关元件S2可以接通。
在前述实施例中，在列电极驱动电路200中采用用于产生谐振脉冲电源电压的电源电路，例如电源电路210，然而，可以在行电极驱动电路300或者400中采用用于产生这种谐振脉冲电源电压的电源电路。
图13是考虑到前述修改而设计的行电极驱动电路300的示例性内部结构图。
在图13中，开关元件S11-S14是FET(场效应晶体管)。开关元件S11具有设置在地电位Vs的源电极和与二极管D11的阳极连接的漏电极。开关元件S11在其栅极被提供从驱动控制电路500发送的开关信号SW11。开关元件S12具有设置在地电位Vs的源电极和与二极管D12的阴极连接的漏电极。开关元件S12在其栅极被提供从驱动控制电路500发送的开关信号SW12。二极管D11的阴极与二极管D12的阳极共同连接到电容器CF0的一个电极。电容器CF0的另一个电极与线圈LF0的一个电极连接。线圈LF0的另一个电极与PDP100的行电极Xi连接。开关元件S13具有与DC电源B2的正电极端连接的源电极和与行电极Xi连接的漏电极。开关元件S13在其栅极被提供从驱动控制电路500发送的开关信号SW13。当开关信号SW13处于逻辑电平“0”时，开关元件S13断开，而当开关信号SW13处于逻辑电平“1”时，开关元件S13接通，以便给行电极Xi施加在DC电源B2中产生的电源电压Vh。开关元件S14具有设置在地电位Vs的源电极和与行电极Xi连接的漏电极。驱动控制电路500给开关元件S14的栅电极提供开关信号SW14。当提供的开关信号SW14处于逻辑电平“0”时，开关元件S14断开，当提供的开关信号SW14处于逻辑电平“1”时，开关元件S14接通，以便将行电极Xi设置到地电位Vs。
图14是由驱动控制电路500提供的一系列开关信号SW11-SW14的示意图，它们用于驱动图13所示的行电极驱动电路300。
首先，驱动控制电路500给开关元件S11提供处于逻辑电平“1”的开关信号SW11，并且给开关元件S12-S14分别提供处于逻辑电平“0”的开关信号SW12-SW14(驱动阶段G11)。响应于驱动阶段G11的执行，仅开关元件S11-S14的S11接通，以便使电容器CF0上充的电荷放电。在这种情况下，与该放电相关的电流通过电容器CF0流到行电极Xi中，引起行电极Xi上的电压逐渐升高，如图14所示。该电压升高部分限定了如图5所示的维持脉冲IPx的前边缘。
接着，驱动控制电路500将开关信号SW13转换到逻辑电平“1”(驱动阶段G12)。响应于驱动阶段G12的执行，开关元件S13接通，以便给行电极Xi施加由DC电源B2产生的电源电压Vh，给PDP 100的负载电容Co充电。在这个周期，行电极Xi上的电压被固定到电源电压Vh，电源电压Vh限定了维持脉冲IPx的脉冲电压。
接着，驱动控制电路500将开关信号SW11、SW13转换到逻辑电平“0”，并且将开关信号SW12转换到逻辑电平“1”(驱动阶段G13)。响应于驱动阶段G13的执行，仅开关元件S11-S14的S12接通，引起PDP 100的负载电容Co开始充电。在这种情况下，放电电流流入包括行电极Xi、线圈LF0、电容器CF0、二极管D12和开关元件S12的电流路径，引起电容器CF开始充电。换句话说，积聚在PDP 100的负载电容Co中的电荷通过电容器CF0恢复。在这种情况下，行电极Xi上的电压根据由线圈LF0和负载电容Co确定的时间常数逐渐降低。这个缓慢下降的电压部分限定了维持脉冲IPx的后边缘。
接着，驱动控制电路500将开关信号SW12转换到逻辑电平“0”，并且将开关信号SW14转换到逻辑电平“1”(驱动阶段G14)。响应于驱动阶段G14的执行，仅开关元件S11-S14的S14接通，以便将行电极Xi设置到地电位Vs(零伏)。
驱动控制电路500反复执行在驱动阶段G11-G14中所示的驱动序列，以便在行电极X上反复产生维持脉冲IPx。
可以选择的是，可以将图13所示的线圈LF0分为放电电流路径上的线圈LF01和充电电流路径上的线圈LF02，如图15所示。
而且，行电极驱动电路300可以采用图16所示的电路结构，以代替图13所示的电路结构。
在图16所示的行电极驱动电路300中，开关元件S11具有设置在地电位Vs的源电极和与电容器CF0的一个电极连接的漏电极。电容器CF0的另一个电极与线圈LF0的一个电极连接。开关元件S12具有与线圈LF0的另一个电极连接的源电极和与PDP 100的行电极Xi连接的漏电极。开关元件S3、S4的结构与图13所示的结构相同。
可以选择的是，可以除去设置在图11所示的电源电路210中的开关元件S1和二极管D1、D2，以将电源电路210修改为图17所示的电路结构。
图18是为了驱动图17所示的电源电路210、通过驱动控制电路500分别提供给开关元件S2-S4的开关信号SW2-SW4之每一个、和响应于处于逻辑电平“1”的像素数据位DB而接通/断开的开关元件SWZi、SWZi0的接通/断开控制时序图。
在图18中，驱动控制电路500首先提供处于逻辑电平“0”的开关信号SW2-SW4，以便断开所有的开关元件S2-S4(驱动阶段G1)。在这个周期，开关元件SWZi接通，而SWZi0断开，使得在电容器CF上充的电荷放电，引起与该放电相关的电流流到驱动线2中，以逐渐增加驱动线2上的电压，如图18所示。这种电压升高部分限定了谐振脉冲电源电压的前边缘。
然后，驱动控制电路500将开关信号SW3转换到逻辑电平“1”，以接通开关元件S3(驱动阶段G2)。响应于驱动阶段G2的执行，给驱动线2施加由DC电源B1产生的电源电压Va。换句话说，驱动线2上的电压在这个周期被固定在电源电压Va，电源电压Va限定具有谐振幅度V1的谐振脉冲电源电压的最大电压。
接着，驱动控制电路500将开关信号SW3转换到逻辑电平“0”，并且将开关信号SW2转换到逻辑电平“1”。此外，驱动控制电路500将开关元件SWZi从接通状态转换到断开装置(驱动阶段G3)。响应于驱动阶段G3的转换，仅开关元件S2接通，以便将电容器CF的一个电极设置到地电位Vs。这样引起电流从驱动线2通过线圈LF流到电容器CF，以便使电容器CF充电。电容器CF的充电操作引起驱动线2上的电压逐渐降低，如图18所示。该电压下降部分限定了谐振脉冲电源电压的后边缘。
接着，驱动控制电路500将开关信号SW2转换到逻辑电平“0”，并将开关信号SW4转换到逻辑电平“1”。此外，驱动控制电路500将开关元件SWZi0转换到接通状态(驱动阶段G4)。响应于驱动阶段G4的执行，开关元件S4和SWZi0接通，以便将驱动线2设置到地电位Vs(零伏)。
可以选择的是，电源电路210可以采用除去了如图17所示的开关元件S4的如图19所示的电路结构。
图20是说明图19所示的电源电路210和图像数据脉冲发生器电路220的示例性内部操作的示意图。
图20所示的例子示出了响应于位序列例如[1，1，1，1，0，1]的图像数据位DB1、在像素数据脉冲发生器电路220中由开关元件SWZ1、SWZ10执行的提取操作。
如图20所示，驱动控制电路500首先将电源电路210中的开关元件S2、S3断开预定的第一时间段(驱动阶段G1)。接着，驱动控制电路500仅使开关元件S2、S3的S3接通预定的第二时间段(驱动阶段G2)。然后，驱动控制电路500仅使开关元件S2、S3的S2接通预定的第一时间段(驱动阶段G3)。与由像素数据位DB构成的位序列中的每位对应，驱动控制电路500反复执行由驱动阶段G1-G3构成开关序列。
在执行驱动阶段G1-G3的周期期间，当像素数据位DB1处于逻辑电平“1”时，开关元件SWZ10设置为断开，当像素数据位DB1处于逻辑电平“0”时，开关元件SWZ10设置为接通。在执行驱动阶段G1-G3的周期期间，当像素数据位DB1处于逻辑电平“0”时，开关元件SWZ1设置为断开。另一方面，在执行驱动阶段G1-G2的周期期间，当像素数据位DB1处于逻辑电平“1”时，开关元件SWZ1设置为接通，在执行驱动阶段G3的周期期间，开关元件SWZ1设置为断开。
在这种情况下，当数据位DB1处于逻辑电平“1”时，在驱动阶段G1中，仅开关元件S2、S3、SWZ1、SWZ10的开关元件SWZ1接通。这会引起在电容器CF上积聚的电荷放电，与该放电相关的放电电流通过驱动线2和开关元件SWZ1流到PDP 100的列电极D1中。结果，使在列电极D1上寄生的负载电容Co充电，以在负载电容Co中积聚电荷。在这种情况下，线圈LF和负载电容Co的谐振作用引起列电极D1上的电压逐渐增加，如图20所示。这里，刚好在与谐振的一半周期对应的周期过去之前，驱动控制电路500转换到驱动阶段G2的执行。在驱动阶段G2中，仅开关元件S2、S3、SWZ1、SWZ10的开关元件S3、SWZ1接通。在这个周期中，由DC电源B1产生的电源电压Va通过开关元件S3、SWZ1直接施加给列电极D1。利用如此施加的电压，在PDP 100的列电极D1上寄生的负载电容Co连续充电。接着，当执行驱动阶段G3时，仅开关元件S2、S3、SWZ1、SWZ10的开关元件S2接通，以便将电容器的一个电极设置到地电位Vs。这样引起PDP 100的负载电容Co开始放电，得到的放电电流流过包括列电极D1、开关元件SWZ1、驱动线2、线圈LF、电容器CF和开关元件S2的电流路径，使电容器CF开始充电。换句话说，积聚在PDP 100的负载电容Co中的电荷通过电容器CF恢复。在这种情况下，列电极D1上的电压根据由线圈LF和负载电容Co确定的时间常数逐渐下降，如图20所示。
另一方面，当像素数据位DB1处于逻辑“0”时，开关元件SWZ10接通，以便使列电极D1接地，使得在这个周期中，列电极D1上的电压固定在零伏，如图20所示。
这里，图19所示的电源电路210没有设置用于强制使驱动线2接地的开关元件S4。因此，当位序列具有在一条线上连续的逻辑“1”的像素数据位DB时，例如通过包括列电极D1和开关元件SWZ10的电流路径，没有消耗电荷。因此，在驱动阶段G3没有完全恢复到电容器CF中的电荷逐渐积聚在PDP 100的负载电容Co中。结果，施加给列电极D的高压像素数据脉冲保持在电源电压Va的最大电压，其谐振幅度V1逐渐降低。
权利要求
1.一种通过驱动线向电容性发光元件提供驱动脉冲以驱动电容性发光元件的装置，所述驱动脉冲具有预定幅度的变化的电压，所述装置包括谐振电流路径，包括电容器；第一开关元件，用于在所述第一开关元件接通时根据所述电容器上积聚的电荷向所述驱动线提供电流；和第二开关元件，用于在所述第二开关元件接通时使所述电容器的一个电极接地，以便根据积聚在所述电容性发光元件上的电荷通过所述驱动线向所述电容器的另一个电极提供电流。
2.根据权利要求1的用于驱动电容性发光元件的装置，其中所述谐振电流路径包括第一谐振电流路径和第二谐振电流路径，第一谐振电流路径包括所述电容器和所述第一开关元件，第二谐振电流路径包括所述电容器和所述第二开关元件。
3.根据权利要求1的用于驱动电容性发光元件的装置，进一步包括第三开关元件，用于在第三开关元件接通时向所述驱动线施加预定电压。
4.根据权利要求1的用于驱动电容性发光元件的装置，进一步包括第四开关元件，用于在第四开关元件接通时使所述驱动线接地。
5.根据权利要求1的用于驱动电容性发光元件的装置，其中当所述第一开关元件接通时，所述第一开关元件使所述电容器的一个电极接地，以便根据在所述电容器上积聚的电荷，通过所述电容器的另一个电极向所述驱动线提供电流。
6.根据权利要求2的用于驱动电容性发光元件的装置，其中所述第一谐振电流路径包括由所述第一开关元件、第一二极管、所述电容器和一线圈构成的串联电路，和所述第二谐振电流路径包括由所述第二开关元件、第二二极管、所述电容器和所述线圈构成的串联电路。
7.根据权利要求2的用于驱动电容性发光元件的装置，其中所述第一谐振电流路径包括由所述第一开关元件、第一二极管、第一线圈和所述电容器构成的串联电路，和所述第二谐振电流路径包括由所述第二开关元件、第二二极管、第二线圈和所述电容器构成的串联电路。
8.根据权利要求1的用于驱动电容性发光元件的装置，其中所述谐振电流路径包括具有连接所述驱动线的一个电极的线圈；所述电容器；第一开关元件，用于在所述第一开关元件接通时使所述电容器的一个电极连接所述线圈的另一个电极；和第二开关元件，用于在所述第二开关元件接时使所述电容器的另一个电极接地。
全文摘要
一种用于驱动电容性发光二极管的装置，可以减小其尺寸。为了通过驱动线向电容性发光二极管提供驱动脉冲，所述驱动脉冲改变具有预定幅度的电压，该驱动装置包括谐振电流路径，该谐振电流路径包括电容器、第一开关元件和第二开关元件，第一开关元件用于在其接通时根据积聚在电容器上的电荷向驱动线提供电流，第二开关元件用于在其接通时使电容器的一个电极接地的，从而根据积聚在电容性发光元件中的电荷通过驱动线向电容器的另一个电极提供电流。
文档编号H03K17/78GK1573859SQ20041004847
公开日2005年2月2日 申请日期2004年6月10日 优先权日2003年6月12日
发明者岩见隆 申请人:先锋株式会社