专利名称：高密度堆叠金属电容元件的制造方法
技术领域：
本发明有关于一种高密度堆叠金属电容元件的制造方法，特别有关于一种可以增加电极面积的高密度堆叠(high density stacked)MIM铜电容元件的制造方法。
但随着电容元件缩小化，而又要增加电容的容量时，有两个研究方向可以考虑，第一是改进介电材料的特性，第二是增加电容电极的面积。
本发明的目的是这样实现的本发明利用化学机械研磨法与传统的沉积、微影蚀刻制程，制作出具有高密度堆叠MIM金属电容元件，其制作步骤包括(a)提供一镶嵌有一第一金属区块的半导体基底，该基底部分表面露出有该第一金属区块的上表面。
(b)全面性地在该半导体基底上方形成一第一介电层。
(c)选择性地除去该第一介电层，而形成露出该第一金属区块的一第一开口，以界定出一第二金属区块的范围。
(d)在该第一开口内填入该第二金属区块，使该第一金属区块与该第二金属区块当作该金属电容元件的下电极。
(e)全面性地在该金属电容元件的下电极上方形成一第二介电层。
(f)选择性地除去该第二介电层，而形成露出该金属电容元件下电极表面的一第二开口。
(g)在该第二开口的底部及侧壁顺应性形成一第三介电层，以当作该电容元件的介电层。
(h)在该第二开口内填入一第三金属区块，以当作该电容元件之上电极。
其中在进行步骤(b)之前，更包括全面性地在该半导体基底上方形成一蚀刻停止层。
其中在进行步骤(e)之前，更包括在该该半导体基底与下电极表面顺应性形成一蚀刻停止层。
其中上述方法的该第一、第二及第三金属区块例如为Cu、Pt、Pd或Ru等金属区块。
其中上述方法的该第一及第二介电层例如为二氧化硅。
其中上述方法的用以当作该电容元件的介电层的该第三介电层为氮化硅(SiN/Si3N4)或氮氧化硅(SiON)等高介电系数的介电材料。
其中上述方法的填入该第二及第三金属区块的方法包括下列步骤先以沉积法(例如CVD)全面性地形成该等金属区块，接着再利用化学机械研磨法(CMP)进行该等金属区块的平坦化。
本发明的主要优点在于提供一种不需要更改传统的介电材料下，用沉积、微影蚀刻步骤，再加上利用化学机械研磨法把多余的金属区块表面除去及磨平，而使用金属(例如铜)的堆叠(stacked of copper)制程制造MIM电容的方法，可使MIM电容的电容量比传统平板式电容增加。
下面结合较佳实施例配合附图详细说明。
图2是本发明的高密度堆叠MIM铜电容的剖面示意图。
图3-12是本发明的高密度堆叠MIM铜电容的制造过程示意图。
首先，参阅图3所示，提供一镶嵌有第一金属区块110的半导体基底100，该基底100部分表面露出有该第一金属区块110的上表面，而该第一金属区块110，是当作电容元件的下电极。另外要说明的是，本实施例的该第一、二及三金属区块110例如是Cu、Pt、Pd或Ru等金属区块，但本实施例以铜区块为例说明。
接着参阅图4所示，可先在半导体基底100上全面性地形成一蚀刻停止层120，例如SiN或SiON。接着，全面性地形成例如二氧化硅层的第一介电层130，接着再涂覆一光阻层140于该第一介电层130上，并以微影定义图案。之后再除去该光阻层140。
接着，参阅图5所示，选择性地蚀刻除去该第一介电层130、该蚀刻停止层120，而形成露出该第一铜区块110的一第一开口150，以界定出该电容元件的一第二铜区块160的范围。蚀刻方法例如，使用光阻140为罩幕，通过反应性离子蚀刻法(RIE)而进行非等向性蚀刻。
接着，参阅图6所示，在该第一开口150内形成一第二铜区块160，例如使用CVD将铜沉积上去。接着，利用化学机械研磨法(chemical mechanicalpolishing；CMP)以去除部分该第二铜区块160，使该第二铜区块160的上表面与该第一介电层130的表面在同一平面上，如图7所示。
此时，将该第一铜区块110与该第二铜区块160共同定义形成该电容元件的下电极。接着，利用蚀刻法将该第一介电层130、该蚀刻停止层120去除干净，如图8所示。
参阅图9所示，可先在下电极110及160上顺应性地形成一蚀刻停止层170，例如SiN或SiON。接着，全面性地形成例如二氧化硅层的一第二介电层180，接着涂覆光阻层190于该第二介电层180上，并以微影定义图案。
接着，参阅
图10，选择性地蚀刻除去该第二介电层180、该蚀刻停止层170、而形成露出下电极110与160的第二开口200，以界定出该电容元件的第三铜区块210的范围。例如，使用光阻190为罩幕，藉由反应性离子蚀刻法而进行非等向性蚀刻而形成该第二开口200。之后再除去该光阻层190。
接着参阅图11所示，利用化学气相沉积制程，形成一第三介电层220于第二介电层180的表面，并延伸至第二开口200的底部及侧壁，其中该第三介电层220可以是SiN或SiON等其它高介电系数材质所构成，该第三介电层220用以当作金属电容上、下电极之间的介电层。之后，便沉积铜金属填入第二开口200内而形成一第三铜区块210，用以当作该金属电容的上电极210。
最后，进行铜的化学机械研磨把该电容的上电极210多余的部分磨去，形成与该第三介电层220共平面，如图12所示，如此即完成一高密度堆叠MIM铜电容元件。
因此，由图1传统平板式MIM电容和图2本发明的堆叠式MIM电容相比较，可知在相同体积下，本发明的堆叠式MIM电容的电极面积比传统平板式MIM电容的电极面积大很多，而可有较大的电容量。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，所作更动与润饰，都属于本发明的保护范围之内。
权利要求
1.一种高密度堆叠金属电容元件的制造方法，其特征是它包括下列步骤(a)提供一镶嵌有第一金属区块的半导体基底，该基底部分表面露出有该第一金属区块的上表面；(b)全面性地在该半导体基底上方形成第一介电层；(c)选择性地除去该第一介电层，而形成露出该第一金属区块的第一开口，以界定出第二金属区块的范围；(d)在该第一开口内填入该第二金属区块，使该第一金属区块与该第二金属区块当作该金属电容元件的下电极；(e)全面性地在该金属电容元件的下电极上方形成第二介电层；(f)选择性地除去该第二介电层，而形成露出该金属电容元件下电极表面的第二开口；(g)在该第二开口的底部及侧壁顺应性形成第三介电层，以当作该电容元件的介电层；(h)在该第二开口内填入第三金属区块，以当作该电容元件的上电极。
2.根据权利要求1所述的高密度堆叠金属电容元件的制造方法，其特征是更包括全面性地在该半导体基底上方形成一蚀刻停止层。
3.根据权利要求1所述的高密度堆叠金属电容元件的制造方法，其特征是在进行步骤(e)之前，更包括在该半导体基底与下电极表面顺应性形成一蚀刻停止层。
4.根据权利要求1所述的高密度堆叠金属电容元件的制造方法，其特征是该蚀刻停止层为沉积氮化硅或氮氧化硅。
5.根据权利要求1所述的高密度堆叠金属电容元件的制造方法，其特征是该第一、第二或第三金属区块为沉积铜、铂、钯或钌。
6.根据权利要求1所述的高密度堆叠金属电容元件的制造方法，其特征是该第一、第二或第三金属区块为沉积铜。
7.根据权利要求1所述的高密度堆叠金属电容元件的制造方法，其特征是该第一或第二介电层为沉积二氧化硅。
8.根据权利要求1所述的高密度堆叠金属电容元件的制造方法，其特征是用以当作该电容元件的介电层的该第三介电层为沉积氮化硅或氮氧化硅。
9.根据权利要求1所述的高密度堆叠金属电容元件的制造方法，其特征是填入该第二及第三金属区块的方法，其步骤包括先以沉积法形成该等金属区块；以及利用化学机械研磨法进行该等金属区块的平坦化。
全文摘要
一种高密度堆叠金属电容元件的制造方法，包括下列步骤(a)提供一镶嵌有第一金属区块的半导体基底，该基底部分表面露出有该第一金属区块之上表面；(b)全面性地在该半导体基底上方形成第一介电层；(c)选择性地除去该第一介电层，形成露出该第一金属区块的第一开口，以界定出第二金属区块的范围；(d)在该第一开口内填入该第二金属区块，使该第一金属区块与该第二金属区块当作该金属电容元件的下电极；(e)全面性地在该金属电容元件的下电极上方形成第二介电层；(f)选择性地除去该第二介电层，形成露出该金属电容元件下电极表面的第二开口；(g)在该第二开口的底部及侧壁顺应性形成第三介电层，以当作该电容元件的电层；(h)在该第二开口内填入第三金属区块，以当作该电容元件之上电极。
文档编号H01L21/70GK1437202SQ0210351
公开日2003年8月20日 申请日期2002年2月5日 优先权日2002年2月5日
发明者李自强, 王是琦, 林志贤, 黄崎峰 申请人:台湾积体电路制造股份有限公司